bootstrap响应式布局_页游开服表_网络项目发布网_广州百度搜索优化

前言

Quartus 提供了 In-System Sources and Probes Editor 调试工具，通过 JTAG 接口使用该工具可以驱动和采样内部节点的逻辑值。即通过 Sources 功能来驱动 FPGA 内部信号，通过 Probes 功能来探测内部节点的逻辑值。在系统设计还不完整的时候可以利用该工具模拟众多的输入激励。比如，可以通过该 IP 核来实时修改内部某些寄存器的值，而不用重新修改代码，再全编译，再下载调试。下图就是 In-System Sources and Probes Editor 的框图结构。

使用说明

驱动流程：通过 Quartus 软件发送驱动信号，经由 JTAG 接口发送到 FPGA 芯片，通过 FPGA 的 JTAG 接口传送到 In-System Sources and Probes Editor IP 核，通过该 IP 核的 Sources 端口来驱动内部信号。
探测流程：通过 Probes 端口输入探测信号到 In-System Sources and Probes Editor IP 核，IP 核通过 JTAG 接口将探测的信号发送到 Quartus 软件。
下面给出使用 In-System Sources and Probes Editor 的步骤：

1. 例化 In-System Sources and Probes Editor IP 核，名为 In-System Sources & Probes Intel FPGA IP，点击进入 IP 参数设置界面。
   
2. 红框 1 处，是否设置 IP 核的 ID 号。因为在一个工程中，可以例化多个 In-System Sources and Probes Editor IP 核，该 ID 号就是用来区分不同的 IP 核。默认即可。
   红框 2 处，用来设置探测端口（Probes）的位宽。范围是 0-511 位宽。
   红框 3 处，用来设置驱动端口（Sources）的位宽，设置驱动信号的初始值以及发送驱动信号是否与源时钟同步。默认即可。
   
3. 点击 Finish，完成 IP 核的例化。
4. 在工程中添加 IP 核的例化。

    vio u0 (.source (_connected_to_source_), //  output,  width = 1, sources.source.probe  (_connected_to_probe_)   //   input,  width = 1,  probes.probe);

5. 全编译工程。
6. Tools-> 打开 In-System Sources and Probes，界面如下图所示。下载 .sof 文件。
   
7. 可以利用该工具产生所需激励，也可抓取数据。

参考资料

Intel® Quartus® Prime Pro Edition User Guide: Debug Tools