当前位置: 首页> 游戏> 游戏 > 【工具使用】EMACS的verilog_mode脚本

【工具使用】EMACS的verilog_mode脚本

时间:2025/7/9 7:53:18来源:https://blog.csdn.net/weixin_42664351/article/details/140503187 浏览次数:0次

#工作记录#

俗话说不会玩连连看的工程师不是一个好的SoC工程师。

在做集成工作的时候,集成连线估计是一件比较繁琐且容易出错的事情,连线类型定义出错、位宽问题、连线众多等等问题,此时使用由Veripool带来的verilog_mode简直是令人神清气爽。

下面直接上官网连接:(英文好的直接看这个吧非常详细的)

Veripool

然后上个简单的例子,在emacs(类似gvim的编辑器)中按Ctrl C然后按Ctrl A就能开始自动生成,Ctrl C 然后按Ctrl K就恢复到没有自动生成的模式。

module example_0(/*AUTOINPUT*//*AUTOOUTPUT*//*AUTOINOUT*/
);/*AUTOREG*/
/*AUTOWIRE*//*example AUTO_TEMPLATE(.example_0 (),.example_1 (@_abc),
);
*/example u_example(/*AUTOINST*/);endmodule//Local Variables:
//verilog-library-directories:(".")
//End:

local添加工具功能方法如下:

关键字:【工具使用】EMACS的verilog_mode脚本

版权声明:

本网仅为发布的内容提供存储空间,不对发表、转载的内容提供任何形式的保证。凡本网注明“来源:XXX网络”的作品,均转载自其它媒体,著作权归作者所有,商业转载请联系作者获得授权,非商业转载请注明出处。

我们尊重并感谢每一位作者,均已注明文章来源和作者。如因作品内容、版权或其它问题,请及时与我们联系,联系邮箱:809451989@qq.com,投稿邮箱:809451989@qq.com

责任编辑: