3 步装好 Automatic-Verilog:HDL 开发的 Verilog 自动化快速指南
3 步装好 Automatic-Verilog:HDL 开发的 Verilog 自动化快速指南 【免费下载链接】automatic-verilog automatic-verilog based on vimscript 项目地址: https://gitcode.com/gh_mirrors/au/automatic-verilog
手写模块模板、逐列调端口缩进、信号名靠脑子记…
2026/8/21 20:44:42