把 MATLAB 算好的 UW 序列通常是具有良好自相关性的 PN 码或 CAZAC 序列保存为.coe文件例化一个 Block RAM (BRAM) 作为 ROM。1什么是ROMROM(Read-Only Memory只读存储器)在FPGA里ROM就是一个带编号的柜子地址(Address)就是柜子编号。数据(Data)就是柜子里的东西(要发送的UW数据)。2用MATLAB生成.coe文件Vivado 里的 ROM 是空的它需要一份“清单”告诉它每个抽屉里该装什么。这份清单的后缀名就叫.coe(Coefficient File).coe是Xilinx Vivado块存储器(BRAM)初始化文件格式。先用MATLAB生成一个极其规律的递增序列作为测试用的UW生成如下内容memory_initialization_radix16;memory_initialization_vector00000000,00010001,.............................................007E007E,007F007F;3,在 Vivado 中召唤 ROM IP 核3.1,打开 IP Catalog3.2,搜索Block Memory Generator它就是FPGA里面用来做RAM,ROM,FIFO的万能存储器基石。3.3Basic (基础设置)Component Name(命名)rom_uw_128_32(代表里面存的是UW深度128宽度32)。Memory Type选择Single Port ROM单端口只读存储器。因为我们只需要读不需要往里写数据选单端口最省资源。3.4Port A Options (端口设置)Port A Width填32因为我们的 I 路和 Q 路拼起来是 32 位Port A Depth填128因为你生成了 128 个 UW 数据Enable Port Type选择Always Enabled让它一直开着省得我们再去写一个使能信号控制它。Primitives Output Register表示启用 FPGA 内部 BRAM 原语自带的输出寄存器。未勾选时典型读时序为第N拍输入地址第N1拍douta输出对应数据勾选后BRAM 数据再经过内部寄存器第N拍输入地址第N1拍BRAM读出第N2拍douta输出RSTA Pin (set/reset pin)勾选后为 Port A 添加高有效复位输入rstarst_n 0 → rsta 1 → ROM输出端复位rst_n 1 → rsta 0 → ROM正常工作这个复位主要清除 ROM 的输出锁存器和启用的输出寄存器不会把 ROM 中保存的 1008 个扰码比特全部清零。3.5Other Options (极其关键加载 COE 文件)找到Memory Initialization勾选Load Init File。点击后面的Browse按钮找到刚才放在桌面的那个uw_data_test.coe文件。【验证环节】当你选好 COE 文件后你可以点击右侧的edit按钮。如果 Vivado 没报错并且能预览出你生成的那些递增数据说明大功告成4实例rom_uw_128_32 rom_uw_128_32_inst (.clka(clk), // input wire clka.addra(rom_addr), // input wire [6 : 0] addra.douta(rom_data_out) // output wire [31 : 0] douta);addra是 ROM 芯片的地址输入引脚。你的 ROM 深度是 128所以这个引脚的宽度是 7 位2^7 128。你在rom_addr这根线上给个数字5就是告诉 ROM“去把第 5 个抽屉给我准备好打开”