别再手绘状态机:TerosHDL 把你的 VHDL 和 Verilog 代码自动变成图
别再手绘状态机:TerosHDL 把你的 VHDL 和 Verilog 代码自动变成图 【免费下载链接】vscode-terosHDL VHDL and Verilog/SV IDE: state machine viewer, linter, documentation, snippets... and more! 项目地址: https://gitcode.com/gh_mirrors/vs/vscode-teros…
2026/8/24 8:59:03