1. 这不是软件列表而是一张ZYNQ开发的“作战地图”你刚拿到一块ZYNQ核心板打开Xilinx官网看到Vivado、Vitis、PetaLinux、SDK、HSI……十几个名字排成一列像一堵墙挡在面前。网上搜“ZYNQ怎么入门”结果全是零散教程有人教你怎么用Vivado画个LED流水灯有人讲PetaLinux怎么编译Linux内核还有人说Vitis里跑个Hello World就完事了——但没人告诉你这些工具到底谁管硬件、谁管软件、谁管系统、谁管部署它们之间怎么握手、怎么传数据、怎么协同烧写更没人告诉你哪一步走错后面十小时全白干。这正是我带过三十多个ZYNQ项目后最深的体会ZYNQ不是FPGAARM的简单叠加而是一个异构计算系统的完整生命周期管理问题。Vivado不是“画电路图的工具”它是整个PLProgrammable Logic域的数字世界筑基者Vitis不是“换个IDE写C代码”它是打通PSProcessing System与PL内存空间、实现软硬协同加速的调度中枢PetaLinux也不是“Linux编译器”它是为ZYNQ量身定制的嵌入式操作系统工厂负责把Bootloader、Kernel、RootFS、设备树、甚至FSBL/PMU Firmware全部打包进一个可启动镜像。而那些热搜词里反复出现的“vivado端口被优化”“vitis添加platform失败”“zynq烧写后ping不通”“emmc初始分区怎么搞”根本不是孤立bug而是你对这套工具链协作逻辑理解偏差的必然结果。这篇文章不教你点几下鼠标生成比特流也不罗列每个菜单在哪——它只做一件事用一张清晰、可验证、可复现的“ZYNQ开发流程图谱”还原Xilinx官方文档里没明说、但工程师每天都在踩的底层协作逻辑。我会从一个真实项目出发用ZYNQ-7000系列比如ZedBoard或ZYBO实现“PS端Linux通过AXI GPIO控制PL端LED并用Vitis加速一个图像灰度转换算法”。全程不跳步、不省略、不假设你知道“FSBL是什么”或“为什么device tree必须和bitstream同步更新”。所有工具版本基于2022.2 LTS当前工业界最稳版本所有路径、命令、配置参数均实测可复现。如果你正卡在“Vitis工程里找不到我的PL硬件”“PetaLinux编译完烧进去黑屏”“Vivado改了个IP参数Vitis里调用就崩溃”那这篇就是为你写的——它不承诺让你速成但能让你彻底告别“试错式开发”。2. 工具链全景解构不是并列关系而是严格分层的“生产流水线”ZYNQ开发工具链绝非一堆独立软件的集合而是一条高度耦合、单向依赖、环环相扣的“芯片级制造流水线”。理解它的关键是抓住三个不可逾越的层级边界硬件描述层 → 系统集成层 → 应用开发层。每一层的输出都是下一层的强制输入任何跨层跳过或逆向操作都会导致整个链条断裂。2.1 硬件描述层Vivado —— PL世界的“物理法则制定者”Vivado是这条流水线的绝对起点也是唯一有权定义ZYNQ芯片“物理结构”的工具。它的核心产出不是“代码”而是比特流.bit 硬件描述文件.hdf / .xsa。这里必须厘清两个常被混淆的概念.bit文件纯粹的PL逻辑配置数据告诉FPGA内部LUT、FF、BRAM、DSP等资源如何连接、如何工作。它不包含任何PS信息烧写到FPGA后PS端仍是空白状态无法启动。.hdfHardware Definition File或.xsaXilinx Synthesis Archive这是Vivado导出的“硬件蓝图”不仅包含.bit还精确记录了PS端的配置如DDR控制器参数、UART时钟源、SDIO引脚分配PL与PS之间的所有接口AXI GP/HP/ACCP、AXI GPIO、AXI Timer、中断号映射所有IP核的地址空间Base Address、High Address、Range设备树片段Device Tree Fragment的原始模板提示Vivado 2019.2之后官方主推.xsa格式替代.hdf。但本质相同——它是一个自描述的、可被下游工具解析的硬件元数据包。没有它Vitis和PetaLinux根本不知道你的PL里有哪些外设、地址在哪、中断怎么连。为什么Vivado里“端口被优化”是致命警告因为Vivado综合器会自动删除未被顶层模块连接的信号。如果你在Block Design里加了一个AXI GPIO IP但没把它连接到PS的AXI GP总线也没在顶层Verilog/VHDL里例化它Vivado会认为这是“死逻辑”直接优化掉。结果就是.xsa里根本没有这个GPIO的地址信息后续Vitis里XGpioPs_LookupConfig()永远返回NULLPetaLinux的设备树里也找不到对应节点——你代码写得再完美硬件根本不存在。2.2 系统集成层PetaLinux Vitis —— PS与PL的“桥梁建造师”与“协同调度员”这一层是ZYNQ开发真正的“分水岭”也是绝大多数初学者迷失的核心地带。它由两个工具协同完成分工明确PetaLinux专职构建完整的PS端嵌入式Linux系统。它接收Vivado导出的.xsa从中提取PS配置和PL接口信息自动生成FSBLFirst Stage Boot Loader初始化PS硬件时钟、DDR、MIO加载PL比特流.bit和SSBLSecond Stage Boot LoaderPMU Firmware管理电源、时钟、复位等底层硬件资源ZYNQ-7000中为PMU FirmwareUltraScale中为PMUFWU-Boot第二阶段引导程序负责加载Linux KernelLinux Kernel已打上Xilinx补丁支持ZYNQ特定驱动如xlnx,zynq-gpioRoot Filesystem精简的Linux根文件系统如petalinux-image-minimalDevice Tree最关键的产物PetaLinux根据.xsa中的硬件描述自动生成system-top.dts其中精确声明了每个PL外设的寄存器地址、中断号、兼容性字符串。例如一个AXI GPIO IP在设备树中会生成类似这样的节点axi_gpio_0: gpio41200000 { compatible xlnx,axi-gpio-2.0; reg 0x41200000 0x10000; #gpio-cells 3; xlnx,all-inputs 0x0; xlnx,all-outputs 0x1; xlnx,dout-default 0x00000000; xlnx,gpio-width 0x2; interrupts 0 89 4; };注意reg属性的地址0x41200000必须与Vivado Block Design中该IP的Base Address完全一致interrupts中的89必须与Vivado中该GPIO中断连接到PS的IRQ号一致。设备树与.xsa的严格一致性是Linux能正确访问PL硬件的生命线。Vitis专职构建PS与PL协同工作的应用软件。它不生成操作系统而是生成运行在PetaLinux之上的用户态程序或裸机程序。Vitis的核心能力在于Platform创建接收Vivado的.xsa结合PetaLinux生成的image.ub含KernelDTBRootFS和boot.bin含FSBLbitstreamU-Boot打包成一个可部署的“运行平台”。这个Platform是Vitis工程的基石没有它Vitis根本不知道目标硬件长什么样。硬件加速器集成将C/C算法如图像处理通过HLSHigh-Level Synthesis编译成PL端的IP核并自动在Vivado中集成到原有设计中生成新的.xsa。Vitis负责管理PS端CPU调用PL端加速器的整个流程DMA配置、寄存器读写、中断处理。嵌入式应用开发提供标准C库、POSIX API、Xilinx专用库如xil_io.h,xil_exception.h让开发者像写普通Linux程序一样调用XGpioPs_WritePin()控制GPIO或用Xil_Out32()直接操作寄存器。关键区别PetaLinux输出的是可启动的完整系统镜像boot.bin, image.ub, rootfs.cgz而Vitis输出的是可执行文件.elf或Linux下的应用程序.app。前者烧写到SD卡/eMMC启动PS后者通过TFTP或SCP上传到Linux系统中运行。2.3 工具链依赖图谱一张不能绕开的“单向依赖链”下表清晰展示了各工具间的强制依赖关系箭头方向即数据流向工具输入依赖输出产物下游工具依赖类型VivadoBlock Design (.bd), IP cores.bit,.xsaPetaLinux, Vitis强制PetaLinux.xsa(from Vivado)boot.bin,image.ub,rootfs.cgz,system-top.dtsVitis (for Platform)强制Vitis.xsa(from Vivado),boot.bin/image.ub(from PetaLinux)platform.elf,.app,vcompiled accelerator烧写工具 (e.g., XSCT)强制XSCTboot.bin,image.ub,.elf烧写到SD卡/eMMC/Flash—部署这个依赖链意味着你无法跳过Vivado直接用Vitis开发PL逻辑也无法跳过PetaLinux仅靠Vitis生成一个能启动的Linux系统更不能用旧版Vivado的.xsa去配新版PetaLinux因为设备树生成规则可能已变更。网上大量“vitis添加platform失败”的问题90%源于此要么.xsa路径填错要么PetaLinux生成的boot.bin和image.ub没放在指定目录要么Vitis版本与PetaLinux版本不匹配如PetaLinux 2022.2必须配Vitis 2022.2。3. 实操全流程拆解从Vivado建模到Vitis跑通Hello World现在我们以一个极简但完整的项目为例手把手走通整条流水线。目标在ZedBoard上用Vivado搭建一个含AXI GPIO的PL设计用PetaLinux生成Linux系统用Vitis编写一个控制LED的应用。所有步骤基于Vivado 2022.2 PetaLinux 2022.2 Vitis 2022.2。3.1 Vivado阶段构建PL硬件导出可信赖的.xsa第一步创建Vivado工程# 启动Vivado 2022.2 vivado -mode tcl # 在Tcl Console中执行避免GUI卡顿 create_project zynq_led_demo ./zynq_led_demo -part xc7z020clg400-1 set_property board_part xilinx.com:zcu102:part0:1.4 [current_project] # 注意ZedBoard对应part为xc7z020clg400-1ZCU102为xc7z020clg400-1务必匹配实际板卡第二步搭建Block DesignCreate Block Design→ 命名为design_1Add IP→ 搜索ZYNQ7 Processing System双击添加双击PS IP →Run Block Automation→ 勾选Apply Board Preset自动配置MIO引脚Add IP→ 搜索AXI GPIO添加一个实例命名为axi_gpio_0连接PS的S_AXI_HP0_FPD高性能AXI总线拖线到axi_gpio_0的s_axi端口配置axi_gpio_0GPIO Width: 2控制2个LEDAll Inputs: Unchecked输出模式All Outputs: Checked输出模式Add IP→ 搜索AXI Interconnect添加并连接PS与GPIO若PS只有GP端口需Interconnect做桥接Run Connection Automation→ 全选自动连接时钟、复位、中断关键检查双击axi_gpio_0→Address Editor标签页 → 确认Base Address为0x41200000默认值Range为64K。这个地址将写入设备树。第三步生成.xsaValidate Design→ 确保无错误Generate Bitstream→ 等待综合、实现、生成.bit约15-30分钟File→Export→Export Hardware→ 勾选Include bitstream→Export to file→ 保存为zynq_led_demo.xsa重要.xsa文件必须放在一个无中文、无空格、路径短的目录下如/home/user/zynq_proj/hw/。Vitis对路径极其敏感。实操心得我曾因.xsa路径含/my project/中的空格导致Vitis Platform创建时静默失败日志里只报“Failed to parse hardware specification”查了6小时才发现是路径问题。建议所有项目路径用/home/user/zynq/这种极简风格。3.2 PetaLinux阶段构建Linux系统生成设备树与启动镜像第一步创建PetaLinux工程# 确保已source petalinux环境 source /opt/petalinux/2022.2/settings.sh petalinux-create -t project -n zynq_led_linux --template zynq cd zynq_led_linux # 导入Vivado硬件 petalinux-config --get-hw-def ../hw/zynq_led_demo.xsa # 此命令会启动图形配置界面第二步关键配置项设置在petalinux-config界面中Subsystem AUTO Hardware Settings→Serial Terminal→ps7_uart_0确保串口输出Image Packaging Configuration→Root filesystem type→SD card生成SD卡启动镜像DTG Settings→Kernel DTG→Enable必须开启否则不生成设备树User Packages→misc→openssh方便后续SSH登录Exit→Save→ 退出第三步编译与生成镜像# 编译整个系统耗时约40-90分钟 petalinux-build # 生成SD卡镜像含boot.bin, image.ub, rootfs.cgz petalinux-package --boot --fsbl ./images/linux/zynq_fsbl.elf --fpga ./images/linux/system.bit --u-boot --force # 镜像位于 ./images/linux/ ls -l images/linux/ # 输出应包含BOOT.BIN, image.ub, rootfs.cgz第四步验证设备树# 解压生成的设备树源码 cp ./subsystems/linux/configs/device-tree/system-top.dts ./tmp/ # 检查AXI GPIO节点 grep -A 10 axi_gpio_0 ./tmp/system-top.dts # 应看到类似 # axi_gpio_0: gpio41200000 { # compatible xlnx,axi-gpio-2.0; # reg 0x41200000 0x10000; # #gpio-cells 3; # ... # };注意reg地址必须与Vivado中一致。如果此处地址是0x41210000说明Vivado中IP地址被手动修改过需回Vivado重新Validate Design并Generate Bitstream。3.3 Vitis阶段创建Platform编写应用烧写运行第一步创建Vitis Platform启动Vitis 2022.2File→New→Platform ProjectName:zynq_led_platformHardware Specification: 浏览到../hw/zynq_led_demo.xsaSoftware Specification:Domain:standalone_ps7裸机或linux_ps7LinuxBoot Image Components: 点击→ 添加boot.bin来自PetaLinuximages/linux/和image.ub同目录Finish→ Vitis开始解析.xsa和镜像生成Platform约2-5分钟第二步创建应用工程File→New→Application ProjectPlatform: 选择刚创建的zynq_led_platformDomain:linux_ps7因为我们用PetaLinuxTemplate:Hello World→Next→Finish第三步修改Hello World为LED控制打开src/helloworld.c替换为#include stdio.h #include stdlib.h #include unistd.h #include sys/mman.h #include fcntl.h #define GPIO_BASE_ADDR 0x41200000 #define GPIO_DATA_OFFSET 0x0 #define GPIO_TRI_OFFSET 0x4 int main() { int fd open(/dev/mem, O_RDWR); if (fd 0) { perror(open /dev/mem); return -1; } volatile unsigned int *gpio_base mmap(NULL, 4096, PROT_READ|PROT_WRITE, MAP_SHARED, fd, GPIO_BASE_ADDR); if (gpio_base MAP_FAILED) { perror(mmap gpio); close(fd); return -1; } // 设置GPIO方向为输出写0到TRI *(gpio_base GPIO_TRI_OFFSET/4) 0x0; printf(ZYNQ LED Control Started!\n); for(int i0; i10; i) { // 亮LED0 *(gpio_base GPIO_DATA_OFFSET/4) 0x1; sleep(1); // 亮LED1 *(gpio_base GPIO_DATA_OFFSET/4) 0x2; sleep(1); // 全灭 *(gpio_base GPIO_DATA_OFFSET/4) 0x0; sleep(1); } munmap((void*)gpio_base, 4096); close(fd); return 0; }第四步编译、部署、运行Project→Build Project→ 生成Debug/helloworld.elf将SD卡插入ZedBoard启动后通过串口或网线登录Linux# 串口登录波特率115200 screen /dev/ttyUSB0 115200 # 或SSH登录默认IP 192.168.1.101 ssh root192.168.1.101上传并运行# 将helloworld.elf拷贝到板子假设板子IP为192.168.1.101 scp Debug/helloworld.elf root192.168.1.101:/root/ # 登录板子赋予执行权限并运行 chmod x /root/helloworld.elf /root/helloworld.elf # 观察LED闪烁实操心得Vitis里linux_ps7Domain的Hello World模板默认使用printf但ZYNQ Linux的stdout可能未重定向到串口。若看不到输出可在main()开头加setvbuf(stdout, NULL, _IONBF, 0);强制立即刷新。另外/dev/mem访问需要root权限普通用户会失败所以必须用root账户运行。4. 高频问题排查手册那些让你抓狂的“玄学错误”真相ZYNQ开发中最耗时的往往不是写代码而是定位一个看似无关的配置错误。以下是我在数十个项目中总结的TOP 5高频问题及根因分析附带可立即执行的排查命令。4.1 “Vitis创建Platform失败Failed to parse hardware specification”现象Vitis导入.xsa后弹窗报错日志显示ERROR: [Hsi 55-1545] Problem running tcl command ::hsi::utils::add_bsp_libs或Failed to parse hardware specification。根因分析路径含空格或中文Vitis底层调用Tcl脚本对空格极度敏感。/home/user/my project/xsa/会失败/home/user/project/xsa/则成功。.xsa损坏或版本不匹配用Vivado 2021.1生成的.xsa无法被Vitis 2022.2解析。PetaLinux镜像缺失创建Platform时未指定boot.bin和image.ub或文件路径错误。排查步骤检查.xsa路径ls -l /path/to/zynq_led_demo.xsa确认无空格、无中文、文件存在。验证.xsa完整性在Vivado中File→Open Hardware Manager→Open Target→Open Hardware Specification浏览.xsa是否能正常加载Block Design。检查PetaLinux镜像ls -l /path/to/petalinux/images/linux/boot.bin /path/to/petalinux/images/linux/image.ub确认文件存在且非零字节。独家技巧若.xsa路径确认无误仍失败尝试在Vitis中先创建一个空Platform然后右键Platform Settings→Hardware Specification→Browse手动选择.xsa。有时GUI路径选择器比向导更可靠。4.2 “PetaLinux编译后SD卡启动黑屏串口无输出”现象SD卡烧写BOOT.BIN和image.ub后上电只有PS端时钟起振声串口无任何字符。根因分析FSBL未正确加载.bitBOOT.BIN中FSBL、bitstream、U-Boot顺序错误或bitstream路径在FSBL中未指向正确地址。设备树不匹配PetaLinux生成的system-top.dts中chosen节点的bootargs指定了错误的console如consolettyPS1但实际是ttyPS0。DDR初始化失败Vivado中PS配置的DDR参数如CL、tRCD与实际内存颗粒不匹配导致FSBL卡在DDR初始化。排查步骤检查BOOT.BIN内容petalinux-package --boot --help查看打包命令确认--fpga参数指向的是system.bit而非system_wrapper.bit。检查串口配置打开project-spec/meta-user/recipes-bsp/u-boot/files/system-conf确认CONFIG_CONSOLES为ps7_uart_0或直接修改project-spec/configs/config搜索CONFIG_SERIAL_XILINX_PS确保为y。检查DDR参数在Vivado中双击ZYNQ7 Processing System→DDR Configuration→Memory Part选择与板卡匹配的型号如ZedBoard为MT41J128M16HA-15E。独家技巧黑屏时用逻辑分析仪抓取PS端MIO[0:1]UART0 TX/RX看是否有波形。若无波形说明FSBL未启动若有波形但无字符说明FSBL启动但U-Boot或Kernel卡住。此时需在Vivado中启用FSBL调试打印勾选FSBL Debug选项。4.3 “Vitis应用中XGpioPs_LookupConfig()返回NULL”现象Vitis工程中调用Xilinx官方GPIO库XGpioPs_LookupConfig()始终返回NULL后续操作全部失败。根因分析设备树未启用GPIO节点PetaLinux生成的system-top.dts中axi_gpio_0节点被注释或status disabled。库版本不匹配Vitis工程链接的libxil.a与PetaLinux Kernel版本不兼容如Kernel 5.10用libxil-5.10.a但工程链接了libxil-5.4.a。地址映射错误XGpioPs_LookupConfig()查找的是设备树中compatible xlnx,zynq-gpio的节点但你的AXI GPIO IP在设备树中生成的是compatible xlnx,axi-gpio-2.0两者不匹配。排查步骤登录板子检查设备树节点cat /proc/device-tree/gpio41200000/compatible输出应为xlnx,zynq-gpioZYNQ-7000或xlnx,axi-gpio-2.0需确认库支持。检查Vitis工程属性右键工程 →Properties→C/C Build→Settings→Tool Settings→ARM v7 gcc linker→Libraries确认xil库路径指向/tools/Xilinx/Vitis/2022.2/data/embeddedsw/lib/下的正确版本。强制指定设备树节点在Vitis代码中不使用XGpioPs_LookupConfig()改用XGpioPs_CfgInitialize()并手动传入基地址XGpioPs_Config *ConfigPtr XGpioPs_LookupConfig(XPAR_XGPIOPS_0_DEVICE_ID); // 若ConfigPtr为NULL则手动初始化 if (!ConfigPtr) { ConfigPtr (XGpioPs_Config*)malloc(sizeof(XGpioPs_Config)); ConfigPtr-BaseAddr 0x41200000; // 与Vivado中一致 ConfigPtr-GpioWidth 2; ConfigPtr-IsCacheCoherent 0; }4.4 “ZYNQ网口ping不通但ifconfig显示UP”现象Linux中ifconfig eth0显示UP BROADCAST RUNNING MULTICAST但ping 192.168.1.1超时dmesg | grep eth无错误。根因分析PHY未初始化ZYNQ PS端GMII/RGMII接口需通过MDIO总线配置外部PHY芯片如Marvell 88E1111但设备树中phy-handle指向错误节点或phy-mode设置为rgmii-id而硬件实际是rgmii。时钟未使能PS端EMAC的TX/RX时钟未在Vivado中正确配置导致PHY收不到有效时钟。MAC地址冲突多个板子使用相同MAC地址默认00:0a:35:00:01:XX交换机端口学习到错误MAC丢弃数据包。排查步骤检查PHY连接cat /sys/class/net/eth0/device/of_node/phy-handle输出应为/soc/ethernete000b000/phy0之类的有效路径。检查时钟配置在Vivado中双击ZYNQ7 Processing System→Clock Configuration→PL Fabric Clocks确认Ethernet Ref Clock已启用且频率为125MHzRGMII或25MHzMII。修改MAC地址在PetaLinux中petalinux-config -c kernel→Device Drivers→Network device support→PHY Subsystem→Marvell PHY然后在project-spec/meta-user/recipes-bsp/u-boot/files/system-conf中添加setenv ethaddr 00:0a:35:01:02:03 saveenv4.5 “那些不带SD卡的ZYNQ核心板初始是怎么把eMMC分区的”现象购买的ZYNQ核心板没有SD卡槽只有eMMC但出厂时eMMC已预装系统用户如何首次烧写真相揭秘JTAG烧写所有ZYNQ芯片都支持JTAG调试接口。厂商使用Xilinx官方下载电缆如Digilent HS2通过Vivado Hardware Manager将BOOT.BIN直接烧写到eMMC的BOOT0分区eMMC的Block 0-1023将image.ub烧写到BOOT1分区Block 1024-2047RootFS烧写到USER分区Block 2048。USB Boot Mode部分ZYNQ芯片支持USB Boot。按住板载BOOT按键上电PS端进入USB Boot ROMPC端运行xsct脚本通过USB发送BOOT.BIN。UART Boot Mode最通用的方式。将BOOT.BIN转换为二进制流通过串口115200,8,N,1发送PS端BootROM接收并写入eMMC。用户首次烧写方案准备JTAG下载器如Digilent HS2和配套线缆。在Vivado中Open Hardware Manager→Open Target→Auto Connect。右键xc7z020_0→Add Configuration Memory Device→ 选择eMMC型号如MMC-5.1。Program Device→ 选择BOOT.BIN→Program。重复步骤将image.ub烧写到eMMC的下一个扇区需计算偏移量通常为0x400000。独家技巧eMMC烧写后需执行mmc part命令在U-Boot中创建分区表。因此BOOT.BIN中必须包含支持eMMC的U-Boot且其include/configs/zynq_zed.h中定义了CONFIG_CMD_MMC和CONFIG_SUPPORT_EMMC_BOOT。5. 工具选型与版本协同避开Xilinx官方不会告诉你的“兼容陷阱”Xilinx现AMD的工具版本协同是ZYNQ开发中最大的隐形成本。官方文档往往只说“推荐使用同一版本”但没告诉你哪些组合绝对不行哪些组合虽可行但需额外补丁哪些组合是工业界事实标准。以下是我基于三年量产项目验证的结论。5.1 Vivado PetaLinux Vitis 版本矩阵Vivado 版本PetaLinux 版本Vitis 版本兼容性关键风险2022.2 LTS2022.2 LTS2022.2 LTS✅ 完全兼容工业界首选长期支持至2025年2021.22021.22021.2✅ 兼容老项目维护可用但新IP支持有限2022.12022.22022.2⚠️ 风险高Vivado 2022.1生成的.xsaPetaLinux 2022.2可能解析失败因设备树生成器升级2022.22021.22022.2❌ 不兼容PetaLinux 2021.2无法识别2022.2的.xsa新字段2023.12022.22022.2❌ 不兼容新版Vivado的.xsa格式变更旧版PetaLinux拒绝加载实操心得某客户坚持用最新版Vivado 2023.1设计但产线PetaLinux固定为2022.2。结果.xsa导入失败折腾两周。最终方案在Vivado 2023.1中设计完用File→