硅光与CPO/OIO:AI数据中心光互连技术详解

📅 2026/8/27 7:33:22
硅光与CPO/OIO:AI数据中心光互连技术详解
最近看到一条融资新闻一支聚焦硅光技术的资深团队拿到了数千万级的天使轮融资主攻方向是 CPOCo-Packaged Optics共封装光学和 OIOOptical I/O光学输入输出也就是面向 AI 数据中心的下一代光互连解决方案。这条消息在创投圈可能只是一个小注脚但在技术圈它值得被认真拆解。我的判断是当一支“硅光 CPO/OIO”组合的团队能拿到钱说明资本市场已经不再把光互连当作“通信设备的外围配件”而是把它当成 AI 算力基础设施的核心环节。互连技术正在从“铜线的延长线”变成“决定系统上限的主干道”。这篇文章不打算复述融资新闻而是从技术和工程角度把 CPO/OIO 到底在解决什么问题、为什么必须用硅光、量产离我们还有多远、以及工程师可以从哪里切入完整讲清楚。1. 为什么光互连成了 AI 时代的“卡脖子”环节先说一个反直觉的事实AI 集群规模越大单个芯片的算力反而不是最紧缺的资源最紧缺的是“把算力搬来搬去的能力”。今天训练一个大模型靠的是一整个 GPU 集群协同工作。比如你要训练一个万亿参数模型动辄需要几千张 GPU。这些 GPU 不仅要各自算得快还要在一个训练迭代里同步梯度、交换中间结果。你算得再快如果数据和梯度传不出去GPU 也只能空转。所以互连带宽和延迟直接决定集群的扩展效率。过去十多年数据中心内部的互连主要靠电信号。电互连的技术非常成熟SerDes 速率从 10G、25G、56G 一路干到 112G甚至 224G 也在推进。但电互连有一个物理天花板信号在铜线上传输时损耗随频率上升和距离拉长急剧增加。要想传得远一点就要加大功耗要牺牲信号质量要加 DSP 做重定时。这就是为什么 800G 光模块里的 DSP 功耗动辄十几瓦甚至二十多瓦。在 AI 集群里问题更严峻。机柜内 GPU 之间的互连比如 NVLink 这类 Scale-up 网络带宽密度要求极高传输距离却相对短。如果全部用电互联线缆会非常粗功耗会非常高散热系统根本扛不住。机柜外的 Scale-out 网络更不必说几百米的距离只能靠光。所以你会看到头部云厂商和芯片公司都在调整互连方案。一方面把电互连做得更 “短”——缩短到封装基板之内另一方面把光互连做得更 “近”——把光学引擎搬到交换芯片甚至计算芯片旁边。这就是 CPO 和 OIO。可以说光互连正在经历一次从“可插拔光模块”到“封装内光学”的范式迁移。这也是这支创业团队选择在这个时间点切入的根本原因。2. 光互连的演进从可插拔到共封装光离芯片越来越近要理解 CPO 的价值可以先看光互连在过去二十年是怎么演进的。第一阶段是可插拔光模块。这是最成熟、最广泛使用的方案。交换机的端口处插入一个光模块模块里包含激光器、调制器、探测器、DSP 芯片。光模块通过电连接器与交换机主板连接再把电信号转成光信号通过光纤传到另一端。这个方案的好处是灵活坏了可以拔下来换速率升级只需要换模块。但它的代价也很明显信号从交换芯片出来要经过 PCB 走线、连接器、光模块内部电路最后才能进入光芯片。每一段都会带来损耗、串扰和功耗。到了 800G 时代可插拔模块的功耗已经让散热工程师非常头疼了。到了 1.6T、3.2T如果继续沿用可插拔方案功耗密度会逼近机箱能承受的极限。于是出现了第二阶段近封装光学NPONear-Packaged Optics。这个阶段把光引擎和交换芯片放在同一块 PCB 或基板上但两者还是分开的。距离变近了信号损耗小一些但还不是真正意义上的“封装内”。第三阶段就是 CPO。光引擎直接被封装到交换芯片的同一个基板上和交换芯片之间通过非常短的 2.5D/3D 封装走线连接。电信号只需要走几毫米就可以被转换成光信号。功耗大幅下降带宽密度大幅提升。这个过程可以用一句话总结把光的起点从“机箱端口”搬到“芯片旁边”。方案光引擎位置电信号走线长度功耗表现可维护性成熟度可插拔光模块交换机端口长几十厘米高好可插拔更换非常成熟近封装光学 NPOPCB/基板上靠近芯片中几厘米中一般部分商用共封装光学 CPO与芯片同一基板/封装内短几毫米低较低维护复杂试点验证和早期商用从趋势看可插拔光模块不会立刻消失但 CPO 在中高端交换机、AI 训练集群中的渗透率会逐步上升。尤其当交换芯片速率进入 51.2T、102.4T 之后共封装几乎是必然选择。3. CPO 和 OIO 不是同一件事一个管网络一个管计算很多人把 CPO 和 OIO 放在一起说觉得都是“把光做进封装”。但在技术路径和使用场景上两者有明显的区别。搞清楚这个区别才能理解这支团队为什么要同时布局两个方向。3.1 CPO 解决的是“交换带宽密度”问题CPO 的服务对象主要是交换芯片。你可以把它理解成把光引擎做成交换芯片的“邻居”让交换芯片拥有极高密度的光端口。这样一台交换机能提供的总带宽就不受限于面板上的可插拔端口数量。举例来说一台 51.2T 的交换机如果用可插拔光模块机箱前后面板要密密麻麻排满端口还要考虑散热和电源。如果用 CPO交换芯片周围直接封装 64 个甚至 128 个光引擎每个光引擎负责若干通道的收发整体体积小得多功耗低得多。CPO 本质上是把“交换系统的光互连密度极限”往前推了一步。它面向的是数据中心机柜之间、集群之间的互联。3.2 OIO 解决的是“计算芯片 IO 能力”问题OIO 的服务对象是计算芯片比如 GPU、CPU、AI 加速器。它能直接在计算芯片的封装里提供光输入输出接口把芯片的 IO 能力从“电引脚”变成“光端口”。这背后的动机是单个芯片的计算能力增长很快但芯片引脚数量、IO 带宽的增长跟不上。尤其是 GPU 集群做 Scale-up 互联时需要超高带宽、超低延迟的横向连接。电互连在机柜内还行但要做到跨机柜、跨机架的池化电信号就撑不住了。OIO 一旦成熟可以改变整个计算系统的设计方式。GPU 不再依赖主板上的电互连电路而是通过封装内的光引擎直接与其他 GPU 互联。这样GPU 集群可以突破机柜物理边界形成更大的“计算池”。对内存池化、存储池化、超节点架构都有深远影响。所以可以这么理解CPO 更多是网络设备层面的创新OIO 更多是计算系统层面的创新。两者都依赖硅光技术和先进封装但服务对象、性能指标、演进节奏并不完全相同。4. 为什么 CPO/OIO 必须选硅光光互连并不是今天才有。传统光模块大量使用 III-V 族半导体材料比如磷化铟InP、砷化镓GaAs。这些材料做激光器、探测器非常好但有一个问题很难大规模集成工艺成本高尺寸大。CPO/OIO 需要的不是单只激光器而是“一片片上集成几十个甚至上百个光通道”。这就需要硅光技术。硅光Silicon Photonics的核心逻辑是用半导体工艺来做光学器件。硅的折射率适合做波导可以在硅晶圆上刻蚀出光波导、调制器、探测器、耦合器等结构。这样光学器件可以像 CMOS 芯片一样在晶圆厂里批量制造尺寸小、一致性好、成本可控。为什么 CPO/OIO 离不开硅光第一是集成密度。共封装场景里空间极其有限必须把光引擎做得尽量小硅光可以实现在几平方毫米内集成多个光学通道。第二是工艺兼容。硅光可以使用成熟的晶圆制造和封装测试流程和交换芯片做 2.5D/3D 集成时工艺匹配度更高。第三是功耗。硅光调制器可以采用基于载流子效应的调制方式配合先进的驱动电路单位比特功耗可以做得更低。第四是供应链。硅光晶圆可以在多个代工厂流片比如台积电、GlobalFoundries、Tower 等都有硅光工艺平台产业链相对完整。但硅光也有明显的挑战。最突出的是激光器问题。硅本身不发光所以激光器需要外置或通过混合集成方式贴在硅光芯片上。激光器的耦合对准精度要求极高稍微偏一点插损就会显著增加。另外硅波导对温度敏感整个系统对温控的要求更高。这也是为什么硅光 CPO 虽然是确定性方向但工程实现难度远超传统光模块。创业团队如果没有深厚的硅光器件设计、封装和测试经验很难在量产良率和成本上做出竞争力。5. 产业链拆解创业团队要在哪个环节卡位一条 CPO/OIO 产业链至少包含以下几个关键环节光芯片设计、封装、晶圆制造、测试设备、终端系统集成。5.1 光引擎是核心物料光引擎是所有硅光方案的心脏。它里面包含激光器、调制器、探测器、波导、耦合器等光电器件还包含驱动和放大电路。光引擎的设计水平直接决定整个方案的功耗、带宽、良率和成本。对于创业团队来说光引擎是最值得投入的环节也是技术壁垒最高的环节。5.2 先进封装决定成败CPO/OIO 背后有一个关键的工程问题怎么把光引擎和芯片封装在一起。这里用到的是 2.5D 封装、TSV、硅中介层、扇出型封装等先进封装工艺。和传统芯片封装不同光引擎封装还涉及光纤阵列的耦合固定这是封装“两头难”的典型场景——既要保证电连接可靠又要保证光路对准精确。实际生产里光纤和硅光波导的耦合方式有边缘耦合和垂直耦合两种。边缘耦合效率高但对切割端面的质量要求极高垂直耦合需要加光栅耦合器工艺相对简单但插损略大。团队做方案选型时必须在性能、成本和可制造性之间做权衡。5.3 测试与可靠性是隐性门槛硅光芯片的测试比普通芯片复杂。它既要测电学参数还要测光学参数比如耦合效率、波长响应、眼图质量、误码率等。这些测试需要专门的设备和方法。对创业团队来说定义清楚测试方案搭建起测试产线往往比设计芯片本身更花时间。从材料端来看CPO/OIO 的成熟离不开整个光通信供应链的升级。激光器外延片、陶瓷封装基板、MT 插芯、光纤阵列等器件都要满足更高密度的要求。这些环节不是一家创业公司能够做完的需要对供应链有清晰的认知和取舍。5.4 中国团队的机会在哪里从材料看硅光芯片设计的门槛已经不再是“绝对不可跨越”但在高端光引擎、先进封装和测试设备方面国产化和国际先进水平还有差距。创业团队要想在这个领域立足必须选好切入点。要么绑定一家头部终端厂商围绕它们的需求定制光引擎要么在某个细分场景做到极致。最忌讳的是什么都想做结果什么都做不深。6. 技术路线之争CPO、LPO、可插拔谁先跑出来CPO 看起来很美好但产业界并不是只有这一条路。在 CPO 进入量产之前业界也在推 LPOLinear-drive Pluggable Optics线性驱动可插拔光模块。这个概念值得单独讲一下因为它是理解 CPO 落地节奏的关键。传统可插拔光模块里信号接收端要经过 DSP 芯片做重定时和信号恢复再交给交换芯片。DSP 功能强但功耗高。LPO 的意思是去掉模块里的 DSP让光模块直接接收并放大来自交换芯片的模拟信号。这样功耗能降到很低成本和延迟也下降。LPO 的代价是信号质量差一些对交换芯片的 SerDes 性能、PCB 布线和光模块自身的线性度要求都更高。所以 LPO 被视为一个“中间路线”它用掉了可插拔形态但把功耗向 CPO 看齐适合那些暂时不想更换交换机架构、又想省功耗的客户。技术路线的竞争本质上是功耗、成本、成熟度、可维护性的权衡可插拔光模块 DSP最成熟但功耗高到 3.2T 时代很难做。LPO保留可插拔形态去 DSP功耗大幅下降但光模块与交换机的适配难度上升。CPO把光引擎封装进交换芯片功耗最低带宽密度最高但可维护性和供应链彻底改变。从落地节奏看短期 LPO 会先上量因为它的部署方式与现状兼容度最高。中期 CPO 会在头部云厂商的交换机里逐渐渗透。长期来看CPO 和 OIO 会成为高带宽、高密度场景的主流方案。所以现在说“可插拔光模块已死”显然是过头了。更稳妥的判断是几种方案会在一段时间内共存不同客户根据成本和场景选择不同技术。创业团队如果过早押注某一条路线风险不小但如果能在 CPO 和 OIO 之间找到灵活的技术平台未来发展空间更大。7. 从 Demo 到量产CPO/OIO 落地的几道硬坎每个新技术都会经历“实验室里有惊艳 Demo量产出货时被良率打爆”的过程CPO/OIO 尤其明显。7.1 散热问题是命门光器件的性能和寿命对温度非常敏感。共封装之后光引擎和交换芯片挨得很近交换芯片的功耗密度本来就高发热量巨大。热源相互叠加会让整个光引擎工作在高温环境中。高温会导致激光器波长漂移、输出功率下降加速光器件老化。传统可插拔光模块是独立散热模块前面板能吹到风。CPO 方案里光引擎被封装在芯片周围常规风冷很难覆盖。所以很多 CPO 方案都开始结合液冷、微流道散热做热管理。这对整个系统设计提出了全新要求。7.2 可维护性矛盾可插拔光模块最大的优点是可更换。坏了拔下来插一个新的业务影响小。但 CPO 光引擎和芯片封装在一起一旦激光器老化或损坏很难单独更换。这意味着它的可靠性要求比传统模块高得多。厂商必须在芯片级做冗余设计或者设计出可以单独更换的光引擎子模块。但这个“可更换”如果做得不好又会牺牲集成度和功耗。7.3 耦合对准的良率硅光和光纤阵列的耦合对准是制造环节里最难控制的一步。光纤阵列的每根光纤都要和硅光芯片上的光栅或端面对准误差通常要控制在亚微米甚至百纳米级别。这个环节如果依赖人工或低精度设备良率会非常难看。好在行业里已经积累了多种思路一种是采用主动对准通电后监测光功率实时微调另一种是设计自对准结构通过 V 型槽、定位销等结构让光纤自动对准。无论哪种都会增加成本和工艺时间。良率提升是 CPO 走向大规模商用的关键。7.4 标准与生态CPO/OIO 还处于标准前期。芯片和光引擎之间的电接口怎么定义封装形式怎么统一测试方法怎么规范这些都还没有完全定下来。OIF、OCP 等组织都在推进相关规范但距离生态成熟还要时间。对创业公司来说参与标准制定或者紧跟标准方向避免做出孤岛式设计非常重要。7.5 测试成本传统光模块是“插上就能测”。CPO 的测试需要在封装阶段就完成光电联合测试。这要求封测厂有光学测试能力也要求芯片端口预留测试通道。一套产测方案是否准确高效会直接影响成本。从材料看CPO/OIO 量产的最大壁垒其实不是芯片设计而是封装和测试的工程积累。这也是为什么资本愿意投“资深团队”——这个赛道没有捷径经验就是护城河。8. 对工程师的启示不搞光通信也该关注光互连很多人会觉得CPO/OIO 是通信工程师的事跟软件、前端、算法岗位没关系。但我认为光互连正在成为一个“跨领域基础设施”它的影响会外溢到系统架构、算法部署、甚至业务成本模型。举个例子你在设计一个大模型训练任务时要决定数据并行还是张量并行要决定梯度同步的频率。这些决策背后都隐含着对互连带宽和延迟的假设。如果互连能力提高了某些需要跨节点通信的算法就能跑得更高效训练框架的某些“省通信”优化反而可能不再必要。对工程师来说可以从几个方向提前学习和切入第一理解互连的功耗模型。会用 Python 写一个简单的功耗估算脚本理解带宽、距离、速率和功耗之间的关系培养“算力预算”的直觉。第二熟悉先进封装和 Chiplet 概念。Chiplet 化是芯片设计的大趋势UCIe 这类开放互连标准正在兴起。理解 2.5D/3D 封装、硅中介层、TSV 这些概念对系统架构判断很有帮助。第三关注 OIF、OCP 等组织发布的光互连规范。不一定全文精读但要知道当前标准在讨论哪些问题技术方向往哪里走。我写了一个简单的 Python 脚本用来估算不同方案下互连功耗的差异。这里强调一下它只是教学用的简化模型不代表真实产品参数。# 文件路径interconnect_power_model.py # 功能对比可插拔光模块、LPO、CPO 的功耗趋势简化模型 def estimate_power(mode, data_rate_g, distance_m): 简化功耗模型 - pluggable_dsp: 可插拔 DSP功耗最高随速率线性增长 - lpo: 线性驱动可插拔无 DSP功耗中等 - cpo: 共封装光学短距离低功耗 if mode pluggable_dsp: power_per_100g 12.0 # W/100G估算值 elif mode lpo: power_per_100g 7.0 # W/100G估算值 elif mode cpo: power_per_100g 4.0 # W/100G估算值 else: raise ValueError(unknown mode) distance_factor 1 (distance_m / 2000) power_w (data_rate_g / 100) * power_per_100g * distance_factor return power_w for mode in [pluggable_dsp, lpo, cpo]: p estimate_power(mode, 800, 500) print(f{mode:15s}: {p:6.2f} W 800G, 500m)运行结果会直接输出三种方案的功耗估算pluggable_dsp : 48.00 W 800G, 500m lpo : 28.00 W 800G, 500m cpo : 16.00 W 800G, 500m如果想让数据更直观可以加上一个简单的柱状图# 文件路径plot_interconnect_power.py # 功能绘制三种互连方案的功耗对比柱状图 import numpy as np import matplotlib.pyplot as plt modes [PluggableDSP, LPO, CPO] powers [] for mode in [pluggable_dsp, lpo, cpo]: powers.append(estimate_power(mode, 800, 500)) plt.figure(figsize(8, 5)) plt.bar(modes, powers, color[#5B9BD5, #7BC48A, #FFC000]) plt.ylabel(Power (W) 800G, 500m) plt.title(Interconnect Power Trend (Simplified)) for i, v in enumerate(powers): plt.text(i, v 1, f{v:.1f}W, hacenter) plt.tight_layout() plt.savefig(interconnect_power.png, dpi150) print(saved to interconnect_power.png)这两个脚本不依赖光通信专业知识主要目的是帮助建立“不同互连方案在功耗上的差异”这一基本直觉。如果你对硬件方向感兴趣下一步可以读一份 800G 光模块的数据手册再看看 DSP 和 TIA/Driver 芯片在模块里的位置理解信号链路的完整路径。9. 对创业团队和行业的三点冷静建议说完技术最后回到那条融资新闻本身。数千万天使轮在硬科技创业里不算巨额融资但放在 CPO/OIO 这个赛道这个阶段能拿到钱说明背后一定有过硬的技术积累和清晰的商业路径。不过资本看好不等于商业成功这个赛道还有很多不确定性。第一建议团队先聚焦单一场景不要试图在 CPO 和 OIO 两个方向同时推进。CPO 可以从交换机光引擎切入OIO 可以从计算集群互连切入。两者的客户、验证周期、性能指标完全不同。一个创业公司在早期资源有限最忌讳方向分散。第二建议优先绑定头部客户。光互连是一个非常依赖协同设计的领域光引擎需要和交换芯片、GPU、封装厂联合定义。如果没有一个愿意陪跑的头部客户很难完成从流片到系统验证的闭环。第三建议关注可制造性。很多团队在原型阶段表现惊艳却倒在量产良率上。从第一天起就把封测能力、供应链、可靠性测试放到核心位置比纯拼器件性能更加务实。对行业来说CPO/OIO 不是一条会立刻爆发的赛道。它更像是半导体产业里的一场长跑技术方向已经明确但材料和工艺的成熟需要时间。接下来几年我们会看到越来越多创业公司进入也会看到头部厂商通过并购和合作锁定产能。现在拿到天使轮等于是拿到了这场长跑的入场券但比赛才刚刚开始。如果这篇文章让你对光互连产生了兴趣建议先从“可插拔光模块的功耗为什么高”这个问题开始研究然后去看 OCP 社区关于共封装光学的工作组材料。把链路从交换芯片一路追到光纤末端你会对整个数据中心互连系统有更具体的认识。对大多数人来说没必要急着去学硅光工艺但值得建立“光互连将成为计算系统核心资源”的判断。未来几年互连技术的更新一定会同步影响系统架构、AI 框架、云原生基础设施的设计方式。早一步理解这个概念在下一代技术周期里就能多一分从容。