做射频系统的人大多听过一句话频率源是系统的命根子。这话不夸张但真正把PLL和VCO当回事、而不是只看频率范围就选型的项目我遇到的真不多。前几天帮一个做微波点对点产品的团队看方案对方的预设是用一颗能输出7.1GHz的PLL就行结果聊到相位噪声和杂散指标时发现整机EVM的瓶颈根本不在功放和混频器而在参考源和环路带宽的取舍上。这就是今年在PLL/VCO方案里最常见的一种错位系统跑到了下一代频率源的选型逻辑还停在上一代。这篇内容准备讨论的就是覆盖从几GHz到毫米波频段时PLL/VCO方案到底在解得什么题以及怎么把一颗锁相环在RF和微波系统里用得明白。不管是做5G基站、微波回传、数字阵列雷达还是测试仪表和卫星通信负载只要你的系统里有频率合成这一步这篇文章里的思路大概率能帮你少走几趟弯路。1. 下一代RF/微波系统给频率源出的新考题1.1 用户侧真正在意的不是频率而是载波干净程度很多需求方提指标时张嘴就是输出频率多高、带宽多宽但真正决定系统能不能用的往往是载波附近的频谱纯净度。在微波频段相位噪声和杂散会直接转换成调制信号的EVM恶化这在QAM256、QAM1024甚至更高阶调制下尤其致命。你可以把频率源想象成一块画布调制信号是画布上的图案而相噪和杂散就是画布本身带有的污渍。图案越密调制阶数越高污渍的影响就越明显。举个例子一个输出频率在10GHz的锁相环如果带内相位噪声做到-100dBc/Hz10kHz在符号速率50Msps的QAM256系统里EVM大概能控制在1%左右。可如果相噪退化到-90dBc/HzEVM会直接冲到2%以上这还没算功放和非线性效应。很多团队在链路预算里算了一大堆增益和功率偏偏把频率源对EVM的贡献漏了等整机联调时才发现怎么调都压不住星座图上的光圈这时候再回头改PLL方案成本和周期都吃不消。1.2 从5G到相控阵频率方案为何成了系统瓶颈下一代系统对频率源的挑战集中在四个字上更宽、更纯、更快、更稳。更宽是工作频率范围毫米波频段把VCO的调谐范围和PLL的工作频率都往上推了一大截更纯是相位噪声和杂散要求更苛刻因为带宽更宽、调制阶数更高更快是跳频和锁定时间跳频通信、雷达敏捷度和时分双工系统都在逼着环路带宽和锁定算法做优化更稳是指全温范围内的频率稳定度和长期老化特性室外设备从-40℃到85℃跑下来频率不能偏得离谱。这四点在系统里并不是独立存在的它们会互相打架。典型的矛盾是想锁定时间短就得把环路带宽做大但环路带宽一大VCO近端相噪就会被参考源的噪声淹没带内相噪反而变差。这个问题在过去频率较低、参考源噪声较好的时候不明显但到了毫米波频段VCO自身噪声大幅上升参考源又被除以很大的分频比整个噪声预算就会非常紧张。所以我一直跟项目组强调频率源方案必须在系统链路预算的早期就参与进去而不是等板子画完了再加一颗PLL。1.3 下一代系统不是只多一根天线的事到了相控阵和Massive MIMO这个级别事情会再复杂一圈你需要的不只是一个频率源而是成百上千个通道的一致性。每个通道用一颗PLL/VCO那么这个阵列的波束指向精度、旁瓣电平和杂散抑制都会受频率源之间相位噪声和杂散差异的影响。更实际的问题是电源分布和热分布一百个VCO在板子上同时工作电源纹波和发热会让每颗频率源的特性出现细微差异这种差异最终会表现为天线阵面的性能退化。在超外差架构里由于镜像抑制、邻道干扰等问题本振的纯净度要求比直接变频更高。这也就解释了为什么超外差PLL锁相环频率自动合成收音机统调这样的老技术在今天的微波系统里仍然值得工程人员认真研究超外差架构要求本振和射频/中频之间的频率关系精确可控统调的本质就是对频率源在宽频段内保持稳定、可重复调试这个底层逻辑并没有因为工作频率从几百kHz变成几十GHz而改变。PLL/VCO要解的题从收音机时代到毫米波时代都是同一道在正确的时间产生正确的频率并且把这个频率尽量干净地送到混频器里。2. 架构演进为什么单一PLL/VCO开始撑不住场面2.1 整数分频的局限性与分数分频的普及谈到PLL架构整数分频和分数分频之争是一个绕不开的话题。整数分频的好处是杂散模式简单参考杂散和整数边界杂散的位置可以提前算清楚设计者可预测性强。但代价是频率分辨率受限于鉴相频率输出频率只能以参考频率的整数倍进行步进。在低频段这也许够用到微波频段做宽带跳频或者较细的频率栅格时要么牺牲参考频率去换分辨率要么就得把分频比做得特别大而分频比一大参考源相位噪声被放大的倍数就上去了。分数分频PLL打破了频率分辨率和鉴相频率之间的矛盾。它通过Σ-Δ调制器在整数分频比附近快速切换让时间平均后的分频比能取到小数。代价是引入了调制噪声这部分噪声必须靠环路滤波器压住否则会变成带内的噪声基底抬高和分数杂散。真正考验方案水平的是看它在什么频段、什么分频比组合下还能保持杂散水平可控。很多工程师第一次用分数分频PLL时会在某些特定频率点碰到莫名其妙的杂散尖峰然后整板翻车其实就是没有处理好这个调制噪声和杂散的平衡。2.2 片内集成VCO的取舍现在市面上主流PLL芯片大多数把VCO也集成进去了好处显而易见省去外置VCO的匹配网络和布局风险频率调谐曲线已经校准好上电就能用。但对微波频段的应用集成VCO也有它的软肋调谐范围有限常见的大约在10%到20%的比例带宽相位噪声性能天花板明显外置VCO配合高Q谐振腔近端相噪往往能做到更好还有就是隔离度的问题片内VCO会把它自身的泄露信号通过衬底和电源管脚影响到其他模块干扰很隐蔽。我在实际项目里的做法是500MHz到6GHz这一段优先考虑集成VCO的PLL因为布局紧凑、供应链简单6GHz以上再做毫米波频率扩展时会评估是用集成VCO的PLL加倍频器还是改用外置VCO配合PLL芯片的Charge Pump输出。倍频器方案会把相位噪声按20log(N)恶化但有时候外置高性能VCO本身的近端相噪优势能抵消这部分损失整体算下来还是赚的。这种取舍不能凭感觉要在具体指标表上把各级恶化量和预算都填出来再决定走哪条路。2.3 混合锁相、直接数字合成和其他非常规组合技术指标越来越卷单一PLL/VCO方案在一些需求面前确实有点吃力。比如宽带跳频要极低的相位噪声又要ns级锁定时间这在单环PLL里几乎是无解的环路带宽决定了锁定时间和相噪性能绑在一起。工程上最常见的破局手段是PLL加DDS混合用DDS做高分辨率直接频率合成用PLL把DDS输出的低相位噪声信号倍频到微波频段两个模块各干各擅长的活。代价是系统复杂度上去了杂散和频率规划要联合考虑。还有一种是两级PLL或者说偏移环结构先用低频段高性能PLL产生一个可变本振再和另一个自由振荡源混频取差频后锁定。这种方案在老一代仪表里很常见现在仍然在高端信号源和雷达频率源里能看到。优点是能够用较低频率的器件实现毫米波频率输出同时保留不错的相噪和杂散特性缺点是电路规模大、调试难度高对工程师的RF功底要求很高。所谓PLL/VCOsolution在工程意义上从来不是单指某一颗芯片而是整个频率合成链路的架构选型芯片只是链条里的一环。3. 锁相环的指标和系统性能之间的换算账3.1 相位噪声、抖动和EVM的账要一起算相位噪声和EVM之间的换算是频率源方案能否被整机接受的关键。很多人拿着频谱仪看相噪曲线只知道越低越好但低到什么程度系统会满意心里没有一本账。这里分享一个我常用的估算方法先算出带内积分相位噪声也就是把某个偏移范围内的相噪功率积分起来转化成相位抖动rad。再把这个相位抖动和调制符号的误差矢量联系起来近似的经验关系是EVM百分比约等于积分相位噪动的RMS值乘以100除以一个与调制格式有关的系数。QPSK相对宽松QAM256就苛刻得多。举个例子一个10GHz的信号从1kHz到30kHz积分相噪为-32dBc换算成RMS相位抖动大约是0.29度。对于QAM256系统允许的RMS相位误差通常在1度以内那么这个频率源还留有约0.7度的余量给其他电路。可如果积分相噪恶化到-22dBcRMS抖动就快到0.9度了基本没给别的东西留活路。我建议系统工程师在做链路预算时专门建一列频率源相位误差预算不要在后期靠试错来补。3.2 杂散的频谱位置比杂散高度更值得研究杂散这个问题很多人在选型时只看低于-60dBc就收工结果到了系统里照样出问题。原因很简单杂散到底出现在哪个频率点比它的绝对高度更能影响系统性能。如果杂散落在信号的带内它直接抬高噪声基底干扰EVM如果落在带外邻道则可能违反频谱发射模板如果落在接收频段里那就直接成为干扰源相当于自己给自己制造了一个持续存在的干忧比你想象中任何外部的信号都要难处理。整数边界杂散是分数分频PLL里最典型的例子它出现在偏离载波等于整数倍参考频率的位置上幅度往往随分频比和工作频率变化剧烈。有的频率点高有的频率点低表现为走到这个频点就冒出来一根刺。我在调试一个X波段的频率源时就是这种杂散让频谱模板测试迟迟过不了后面靠微调参考频率和分频比把杂散推出了工作频带才算解决。所以选型时不要只看厂商给的典型杂散值要回归到你的工作频率和频率规划表里实际推演一遍杂散位置。3.3 锁定时间、跳频和时分双工的配合锁定时间衡量的是PLL从一个频率跳到另一个频率并达到规定相位误差范围内所需的时间这对TDD通信系统、跳频电台和雷达都极为敏感。TDD系统的帧结构里留给本振切换的时间窗口可能只有几微秒到几十微秒如果PLL在窗口内锁不住整个时隙的数据就报废了。环路带宽越宽锁定时间越短但带内相噪越差环路带宽越窄锁定时间越长相噪和杂散抑制越好。这个跷跷板没法绕过只能在方案层面做权衡。工程上有几个缓解手段自适应带宽环路在跳频瞬间把环路带宽临时拉宽快锁定后再收窄回去预置VCO调谐电压先用查表方式粗略逼近目标频率再让环路完成小范围精确锁定还有一种是并行设置多个PLL分时输出让最耗时的锁定过程提前完成。这些方法在实际系统里都很常见尤其是需要一个频率源同时支持多个频段时快速锁定几乎成了一种与相位噪声同等重要的指标。3.4 温度漂移和老化不做全温验证等于白干微波频率源的另一笔隐蔽账是温度漂移和老化。VCO的谐振频率会随温度变化PLL的鉴相器和电荷泵输出也会随温度漂移。如果环路是闭环锁定状态这些漂移会自动被纠正看起来问题不大但困难在于VCO的调谐电压范围是有限的如果温度漂移把调谐电压推到电源轨附近就进入VCO调谐曲线的非线性区环路会开始出现异常甚至失锁。老化和温度这两个因素是多年累积的短期测试看不出来所以量产项目必须做全温老化抽测。我见过一个户外微波回传设备的案例常温下一切正常到了高温箱里跑了半小时接收灵敏度开始恶化最后定位到频率源的相位噪声在高温下恶化了好几dB。原因是一颗LDO在高温下噪声变大带进了PLL的参考路径。这类问题在常温调试阶段根本不可能暴露必须靠全温满负荷的环境测试来逼出来。所以做频率源方案一定要把环境试验的周期纳入项目计划别把全温验证压缩到最后一刻。4. 几个典型应用场景里的方案匹配思路4.1 微波点对点回传QAM高、带宽高、杂散零容忍微波点对点通信是频率源方案非常典型的应用场景。这类系统通常工作在6GHz到42GHz甚至更高调制阶数动不动就是QAM256或QAM1024符号速率高频带利用效率极讲究。它们对本振的核心要求就是低相噪、低杂散尤其不能在信道带宽内出现一根莫名其妙的刺否则一个频点就毁掉一段链路预算。以7GHz到8GHz常规频段的一个点对点产品为例本振如果用分数分频PLL直接输出7.1GHz参考源为100MHz参考晶体整数边界杂散会出现在7.1GHz附近100MHz整数倍的位置上有时恰好落入接收信道。遇到这种情况方案上可以改用两级环路先做一颗固定频率的高性能PLL作为第二级的参考再通过混频实现频率搬移把有害杂散推到远离信道的地方。代价是多增加一些器件和功耗但在微波回传这种对可靠性极敏感的场景里这是值得的投资。4.2 测试测量仪器对相噪和扫频线性度的苛刻要求测试仪器里的频率源是PLL/VCO方案里要求最高的一类因为它既要频率准确度高又要相位噪声极低还要能快速、精确地完成扫频。频谱分析仪、信号源、矢量网络分析仪哪一台的核心竞争力都跟本振质量强相关。仪器类设备的频率合成往往不是一颗PLL就能搞定的而是几级混频和锁相、甚至加YIG振荡器才能覆盖从低频到毫米波的全频段。对于做仪器的团队我有个建议早点考虑分段合成的架构不要试图让一颗PLL/VCO包打天下。宽频段覆盖可以按倍频程切成几十个子带每个子带用独立的窄带VCO再通过多路复用输出。这样每颗VCO的调谐范围和调谐线性度都容易做好开关切换后用高速锁定电路快速稳定整体性能比单颗超宽带VCO做出来好得多。当然代价是校准表变得复杂需要出厂时逐台测出VCO调谐曲线并写入非易失存储但这种每台机器都有自己的灵魂的做法在仪器领域反而是常态。4.3 相控阵和雷达一致性、可靠性和批量校准相控阵系统的频率源往往是最容易被低估的部分。外行觉得波束扫描靠移相器内行知道每一路的本振相位噪声和功率一致性都会直接影响波束指向精度和副瓣电平。这个场景下PLL/VCO的挑战在于不只是让一颗芯片工作得好而是让成百上千颗芯片工作得一致。而芯片的一致性又取决于PCB制造公差、装配应力、电源设计、甚至是散热条件的一致性。因此阵列系统里的频率源方案我会优先推荐集成度更高的锁相环方案减少外置VCO分散参数带来的不一致性。同时阵列里要有自校准的思想比如通过内置的功率检测和频率检测通道把每颗PLL的实际输出做闭环校准而不是完全依赖标称值。这个思路在射频SoC器件里越来越常见比如在Zynq UltraScale RFSoC的射频数据转换器里器件自身就包含了用于校准的监测逻辑裸机或轻量级运行时里可以调用这些自检和校准功能让射频通道在实际工作前先做一轮自动校正。4.4 卫星通信和新空间场景锁定鲁棒性排在第一位卫星通信的射频链路有一个独特现象参考源可能来自GW网关站或星上晶振但整个链路里存在多普勒频移频率在不停变化。对PLL/VCO来说这意味着它必须在一个不断滑动的频率上保持锁定而且要抵抗信噪比低时的失锁风险。此时环路带宽的设计就不能为了追求相噪而收得过窄因为太窄的环路跟不上多普勒变化容易出现失锁或周期滑步。针对卫星通信的PLL方案我会评估锁相环的锁定检测和失锁重新捕获机制是否可靠而不只是看相噪曲线。很多PLL芯片带有锁定指示引脚但它的判定逻辑在不同芯片里差异很大有的只看相位误差是否落入窗口有的还要求保持一段时间。实际系统中锁检测的可靠性和滞后性直接影响整机状态机设计。我做这类方案时会专门写一段测试用例在输入参考频率快速步进和慢速漂移两种工况下分别验证锁检测行为避免在轨运行时出现以为锁住了其实已经失锁的尴尬情况。5. 参考设计落地时最容易翻的几个车5.1 环路滤波器参数不是照着参考设计抄一遍就完事环路滤波器是整个PLL环路里最不起眼、也最决定性能的部分。参考设计里的初始值是为了让芯片在通用测试条件下稳定工作而设定的未必适配你的VCO调谐灵敏度、分频比和参考频率组合。不少人直接抄参考设计里的RC取值结果发现锁定时间不对或者相位裕量不足导致锁定状态下的噪声峰值抬高。环路滤波器需要在你的具体工作频率和分频比下重新计算。计算时关键是确定开环增益的穿越频率和相位裕量。粗调原则参考频率高、分频比小的场景环路带宽可以相对放宽无源滤波器适合噪声要求不太极端的场景但要注意电荷泵电压摆幅范围不能把环路滤波器电容在电压靠近电源轨时充到饱和有源滤波器能提供更大的输出电压范围适合宽调谐范围VCO但环路里多一级运放会引入额外噪声和偏置电流问题。定值后一定要做锁定时间仿真再看是否满足系统时序。5.2 电源噪声PLL/VCO对电源的听力远超你想象频率源对电源纹波的敏感程度在射频系统里能排到前三。VCO本身就是一个压控频率源电源上的任何波动都可能直接折合到调谐电压上变成输出频率的调制也就是电源杂散。尤其是开关电源的开关频率纹波如果直接喂给PLL/VCO输出的频谱上几乎必然会出现对应的杂散边带。我在一个项目里把一颗LDO换成DCDC直接给VCO供电相噪曲线立刻出现了明显的肩换回低噪声LDO才好。参考晶振的电源比主电源更敏感。晶振输出在进入PLL参考输入端之前电源上的噪声会直接叠加在参考信号上再经过N倍频放大到输出频率。参考路径上的一点点纹波在X波段就有可能造成可测的杂散恶化。我通常在参考电源、PLL模拟电源和VCO电源上各加一级独立的LDO加RC滤波必要时用铁氧体磁珠隔离不同供电域。不过要注意磁珠的直流电阻和额定电流以及磁珠、电容组合在某些频段会产生谐振峰整板测试时需要用频谱确认电源噪声没有在某个频点被放大。5.3 布局布线地、隔离、屏蔽一个都不能少PLL/VCO是典型的数模混合、高低频混合敏感器件布局布线的好坏能直接决定设计成败。几个关键原则数字控制信号不能和VCO输出、环路滤波器件靠太近否则数字翻转噪声会被耦合进压控端或输出端VCO的电感、电容等谐振元件要远离晶振和参考路径以防信号串扰参考输入和射频输出最好通过不同的地平面区域避免回流电流互相污染最关键的是环路滤波电容直接影响压控电压不能让它附近出现高速数字走线。在毫米波频段布局布线的容差会进一步压缩。微带线或带状线的尺寸误差、过孔的寄生电感、SMD器件的焊盘阻抗都会在其中体现为频率偏移和增益波动。如果条件允许建议在原型阶段就把关键路径的方向性耦合器和测试点预留出来方便用探头直接测量VCO调谐电压和PLL锁定状态。这些调试点在量产板上可以不贴件但设计验证时作用非常大能省下你拿频谱仪来回猜原因的功夫。5.4 量产校准和BIST别等到产线才开始想一致性样品阶段把功能调通了不代表产线能顺利量产。PLL/VCO的器件参数本身就有离散性每一颗VCO的调谐曲线都不一样如果板子上没有自适应校准机制产线上就得靠人工选料、挑板、调电容产能和良率都很难看。理想的方案是在固件里做“上电自校”用PLL的锁定检测和频率计数功能测出每个频率点的实际VCO调谐电压把校准表写入Flash之后每次上电就可以快速预置到目标频率附近极大缩短锁定时间。这一点在射频SoC器件里尤其好实现因为射频数据转换器和PLL往往在同一颗芯片里高速ADC/DAC可以用来做环路自检甚至能实现闭环校准。我在用Xilinx RFSoC时裸机程序里就会调用PMU相关的上电序列来初始化射频数据转换器和时钟模块确保PLL和ADC在运行前已经完成校准。这里有个坑不同版本的Vivado对RF Data Converter的IP定义有差异如果你拿到的是新版本工程却用旧版本工具链打开有时会碰到IP核版本不匹配的问题必须按工具链版本匹配IP版本避免在校准阶段跑出莫名其妙的错误。5.5 实测验证清单除了看频谱还要记得看时域完成布局和量产准备后调试和验证阶段还需要一份完整的测试清单。频谱仪上看相噪和杂散是基础操作但很多人忽略了时域验证。锁定时间要用示波器配合锁定指示或调谐电压探头来测最好能在多温度下各测几组数据锁定行为在低温下往往会比常温慢不少特别是电荷泵输出摆率不足时就更容易发生周期滑步。另外一定要测VCO调谐电压的静态稳定度也就是锁定后用电表或高阻探头观察调谐电压是否缓慢漂移。如果漂移范围超过几百毫伏就要怀疑电荷泵漏电流、环路滤波器电容的绝缘电阻或PCB漏电。这些因素在刚刚焊接完的板上变化不大但经过湿热环境后可能会显著变差。所以做频率源永远要走到环境试验这一关才算真正结束。最后分享一个我自己的习惯做PLL/VCO相关方案这十多年我个人体会最深的一个习惯是拿到任何新的频率源方案不要急着上频谱仪看输出先花半小时把整个环路的噪声预算和杂散频率规划表写出来。把参考源、分频器、鉴相器、电荷泵、VCO、环路滤波器的每一级贡献都列清楚再根据你的工作频率和调制方式反推系统能接受的底线。这件事做完了后面所有的测试、调试都有据可依遇到问题也有清晰的排查路径。另一个小技巧是项目早期就把频率源专版画出来一颗PLL、一颗参考晶振、两级LDO、一组环路滤波器留好所有监测点。这个几十平方厘米的小板子能帮你在一周之内把芯片摸透而不是直接在整机板上反复改版。等到整机联调时这块小板子的经验会让你对系统里的每一个杂散尖峰和相位噪声曲线的拐点都心里有数。频率源的活说到底拼的就是这种心里有数。