1. MSP430 I2C通信从协议到硬件的深度解析在嵌入式开发领域尤其是面对传感器、存储器、显示屏等外设时I2C总线因其简洁的两线制SDA数据线和SCL时钟线和灵活的多主多从架构成为了工程师们的首选通信协议之一。对于TI MSP430系列微控制器的使用者而言其内置的USART通用同步/异步收发器模块在I2C模式下的应用是实现高效、稳定通信的关键。然而从数据手册上密密麻麻的寄存器描述到实际项目中稳定运行的代码中间往往隔着一条名为“理解”的鸿沟。很多开发者可能只停留在调用库函数的层面一旦遇到通信异常、数据丢失或者中断响应不及时等问题就会感到束手无策。我接触MSP430的I2C模块已有多年从最初的照搬例程到后来深入寄存器级调试踩过不少坑也积累了一些让I2C通信变得“听话”的心得。这篇文章我将带你穿透数据手册的术语迷雾从I2C协议的本质出发一步步拆解MSP430 USART模块在I2C模式下的工作机制重点聚焦于寄存器配置的底层逻辑和中断处理的实战技巧。无论你是刚接触MSP430的新手还是希望优化现有I2C驱动代码的资深工程师相信都能从中找到有价值的参考。我们的目标不仅仅是让I2C“跑起来”更是要理解它“为什么这么跑”以及当它“跑偏了”时我们该如何把它“拉回来”。2. I2C协议核心与MSP430硬件映射在动手配置寄存器之前我们必须先吃透I2C协议的精髓。你可以把I2C总线想象成一条双向的单行道SDA而SCL则是交警手中的指挥棒由主设备Master挥舞严格规定每一比特数据何时可以“过马路”。这条单行道连接着多个“住户”从设备Slave每个住户有唯一的门牌号设备地址。主设备通过广播门牌号来呼叫特定的从设备进行对话。2.1 协议帧结构与关键信号一次完整的I2C通信总是始于一个START条件S当SCL为高电平时SDA线上一个从高到低的跳变。这就像敲门告诉总线上的所有设备“注意我要开始说话了”。通信结束于一个STOP条件P当SCL为高电平时SDA线上一个从低到高的跳变相当于说“我说完了”。在这“敲门”和“道别”之间传输的数据以字节8位为单位。每个字节传输完毕后接收方必须在第9个时钟脉冲期间将SDA线拉低作为应答信号ACK。如果接收方没有拉低保持高电平则意味着非应答NACK通常表示接收失败或通信结束。第一个字节最为特殊它包含了7位从设备地址和1位读写方向位R/W。R/W0表示主设备要写数据到从设备R/W1表示主设备要从从设备读数据。这就是I2C通信的“寻址”过程。注意MSP430的I2C模块完全兼容Philips I2C规范v2.1这意味着上述所有时序包括START、STOP、数据建立/保持时间、ACK/NACK响应都由硬件自动生成和检测极大减轻了软件负担。但理解这些时序是后续调试的基础。2.2 MSP430 USART模块的I2C模式概览MSP430的USART是一个多功能外设通过配置UxCTL寄存器中的SYNC和I2C位可以将其设置为I2C模式。特别需要注意的是I2C模式通常只在USART0上实现如MSP430x15x, x16x等系列USART1通常不支持I2C。在I2C模式下原本用于UART/SPI的引脚被重新映射为SDA和SCL功能。模块的核心是一个状态机它自动处理了协议层的绝大部分繁琐工作检测START/STOP条件、生成时钟、移位发送/接收数据、插入ACK位、进行地址匹配等。我们的软件工作主要集中在初始化配置、数据搬运和通过中断响应各种通信事件。模块支持标准模式最高100 kbps和快速模式最高400 kbps内置了时钟预分频器和占空比调节寄存器可以灵活地产生所需的SCL频率。它还支持7位和10位两种地址模式以及多主仲裁、时钟同步等高级功能。最值得一提的是其双缓冲数据寄存器和丰富的中断系统这使得它既能通过查询方式简单使用也能通过中断实现高效、低功耗的数据传输。3. 寄存器配置详解从复位到就绪配置MSP430的I2C模块是一个严谨的、有固定顺序的过程。跳过或颠倒步骤很可能导致模块行为异常甚至锁死总线。下面我们按照一个典型的主设备初始化流程逐一拆解关键寄存器。3.1 初始化流程与关键步骤数据手册中明确警告配置或重新配置I2C模块必须在I2CEN0模块禁用的情况下进行否则会导致不可预测的行为。一个安全可靠的初始化流程如下软复位与模式选择首先设置U0CTL寄存器中的SWRST1软件复位。在复位状态下将SYNC和I2C位置1从而选择I2C模式。这一步是切换通信模式的基石。U0CTL | SWRST; // 进入软件复位状态 U0CTL | SYNC I2C; // 选择I2C模式禁用模块确保I2CEN0。在SWRST1时模块已被禁用但显式操作是一个好习惯。U0CTL ~I2CEN; // 确保I2C模块被禁用配置时钟与引脚时钟源选择通过I2CSSELx位选择ACLK或SMCLK作为I2CIN时钟输入。考虑到I2C对时钟精度要求不高通常选择稳定的DCO或外部低速晶振分频后的SMCLK。引脚功能配置将P3.1SDA和P3.2SCL的端口方向寄存器设置为输入或复用功能并开启上拉电阻。I2C总线要求外部上拉但开启内部上拉可以增强驱动尤其在总线上设备不多、走线不长时。P3SEL | BIT1 BIT2; // 将P3.1和P3.2设置为外设功能I2C P3REN | BIT1 BIT2; // 使能内部上拉电阻 P3OUT | BIT1 BIT2; // 将上拉电阻设置为上拉模式配置通信参数自身地址如果设备要作为从机需要在I2COA寄存器中写入自身的7位或10位I2C地址。从机地址作为主机时在发起传输前需要将目标从机地址写入I2CSA寄存器。时钟频率这是最容易出错的地方。SCL频率由I2CPSC预分频、I2CSCLHSCL高电平周期和I2CSCLLSCL低电平周期共同决定。计算公式为f_SCL f_I2CIN / [(I2CPSC1) * (I2CSCLH I2CSCLL 4)]其中f_I2CIN是你选择的时钟源频率。I2CSCLH和I2CSCLL的值决定了高、低电平的时钟数需要根据目标SCL频率和f_I2CIN反推计算。例如f_I2CIN 1MHz目标f_SCL ≈ 100kHz可设置I2CPSC1I2CSCLH I2CSCLL 4则f_SCL 1M / [(11)*(444)] ≈ 41.67kHz。若要接近100kHz需减小I2CSCLH和I2CSCLL的值。实操心得数据手册强调I2CPSC不宜大于4。更可靠的做法是将其设置为0或1主要依靠调整I2CSCLH和I2CSCLL来精细调节频率和占空比通常目标为50%。使用TI提供的计算工具或在线计算器可以避免手动计算错误。使能模块与中断在所有静态参数配置完成后最后一步是清除SWRST并设置I2CEN1来释放模块。同时根据需要使能相应的中断I2CIE寄存器。U0CTL ~SWRST; // 清除软件复位初始化生效 U0CTL | I2CEN; // 使能I2C模块 I2CIE | RXRDYIE TXRDYIE ARDYIE; // 例如使能接收、发送、寄存器就绪中断3.2 核心控制寄存器精讲U0CTL (USART0 Control Register)这是总控制寄存器。除了上述的SWRST,SYNC,I2C,I2CEN还有LISTEN回环模式用于自测试等位。特别注意从I2C模式切换到UART/SPI模式时必须先清除I2C,SYNC,I2CEN再设置SWRST然后进行UART/SPI的初始化否则会引发异常。I2CTCTL (I2C Transmit Control Register)此寄存器控制传输过程是主机模式下的“指挥棒”。I2CSTT软件置1以产生START条件发起一次传输。传输开始后硬件自动清除。I2CSTP软件置1以产生STOP条件结束传输。在自动计数模式下传输完指定字节数后硬件会自动产生STOP并清除此位在非自动计数模式下必须由软件置1来产生STOP。I2CRM重复模式控制。I2CRM0为自动字节计数模式配合I2CNDAT使用I2CRM1为手动控制模式传输字节数由软件管理适用于传输大于255字节的数据块。I2CWORD字模式选择。I2CWORD1时数据寄存器I2CDR按16位字操作先发送低字节I2CWORD0时按8位字节操作。I2CDR (I2C Data Register)数据寄存器。它是双缓冲的这意味着你可以提前写入下一个要发送的数据或在读取当前数据时下一个接收到的数据已暂存在缓冲区内提高了吞吐率。它是访问I2C数据的唯一入口无论是发送还是接收。I2CIV (I2C Interrupt Vector Register)中断向量寄存器。这是高效处理I2C中断的核心。它本身不是一个标志位寄存器而是一个只读的地址偏移生成器。当你读取I2CIV时硬件会自动返回当前最高优先级已发生且被使能的中断所对应的编码值并自动清除该中断标志除了TXRDYIFG和RXRDYIFG它们有独立的清除方式。这种设计使得你可以用一个中断服务函数通过查表跳转的方式处理所有I2C中断事件效率极高。4. 主从模式实战与数据传输流程理解了寄存器我们来看如何用它们完成实际的通信。MSP430的I2C模块可以配置为主设备或从设备其状态机流程图数据手册中的Figure 15-8至15-12清晰地描述了各种情况下的内部状态跳转。作为开发者我们不必记忆所有状态但需要理解软件与硬件状态机的交互点。4.1 主机发送模式Master Transmitter流程假设我们要向一个地址为0x50的EEPROM写入数据。操作步骤如下初始化与地址设置完成上述初始化并将从机地址0x50写入I2CSA寄存器。配置传输参数假设写入2个字节。设置I2CRM0自动计数I2CWORD0字节模式将要发送的字节数2写入I2CNDAT寄存器。设置I2CSTP1要求自动产生STOP。启动传输将第一个要发送的数据字节例如EEPROM的内部地址高字节写入I2CDR寄存器。然后最后将I2CSTT位置1。这个顺序很重要先准备好数据再发起启动可以避免总线空闲等待。中断处理置位I2CSTT后硬件自动产生START条件发送地址字节0x50 R/W0收到ACK后发送I2CDR中的第一个数据字节。此时TXRDYIFG标志会置起因为发送缓冲区空了触发中断。在TXRDYIFG中断服务程序中检查I2CNDAT是否已减到0。如果未到0则将下一个数据字节EEPROM内部地址低字节或实际数据写入I2CDR。写入后TXRDYIFG自动清除。硬件会自动发送这个字节并递减I2CNDAT。传输完成当I2CNDAT规定的字节数全部发送完毕后硬件会自动产生STOP条件因为I2CSTP1并置起ARDYIFG寄存器访问就绪中断标志。在ARDYIFG中断中我们可以知道本次传输已成功完成可以进行后续操作。关键细节在I2CRM1手动模式下I2CNDAT不起作用。你需要自己计数。并且必须在写入最后一个数据到I2CDR之前就设置I2CSTP1。否则硬件可能在产生STOP条件前就认为传输结束导致STOP条件无法正确生成。4.2 主机接收模式Master Receiver流程现在我们从同一个EEPROM读取数据。这通常需要先执行一个“写地址”操作伪写再发起读操作。发送从机地址和内部地址首先像主机发送模式一样启动一次传输发送从机地址0x50 R/W0和要读取的内部存储器地址2字节。这次传输的I2CSTP应设为0因为我们不希望在发送地址后产生STOP。产生重复STARTRESTART在ARDYIFG中断中表示地址发送完成我们重新配置为主机接收。将I2CRM和I2CSTP设为所需状态例如I2CRM0,I2CSTP1将要读取的字节数写入I2CNDAT并将从机地址读方向0x50 R/W1写入I2CSA某些型号可能需要重新写入。启动接收再次将I2CSTT置1。硬件会生成一个RESTART条件在SCL高电平期间SDA一个从低到高再到低的跳变然后发送读地址。接收数据从机开始发送数据。每接收到一个完整字节RXRDYIFG标志就会置起。在RXRDYIFG中断服务程序中读取I2CDR寄存器即可获得数据。硬件会自动发送ACK除非是最后一个字节主机会发送NACK。结束接收接收完I2CNDAT指定的字节数后硬件自动产生STOP条件并置起ARDYIFG。4.3 从机模式配置要点从机模式的配置相对简单因为时钟由外部主机提供从机主要是响应。初始化同样需要正确初始化时钟、引脚。关键是将自身的I2C地址写入I2COA寄存器。中断使能通常需要使能STTIFG检测到START、RXRDYIFG或TXRDYIFG取决于角色、以及ARDYIFG传输结束。响应主机从机接收当STTIFG中断发生表示总线有START条件随后硬件会自动进行地址匹配。如果地址匹配成功且R/W0主机写模块会进入从机接收模式后续收到的数据会触发RXRDYIFG从中读取I2CDR即可。收到STOP条件后会触发ARDYIFG。从机发送地址匹配成功且R/W1主机读。当主机请求数据时会触发TXRDYIFG中断。在此中断中将待发送的数据写入I2CDR。硬件会自动将数据发出。时钟保持从机如果来不及处理数据可以在收到或发送完一个字节后通过拉低SCL线来延长时钟低电平时间等待CPU干预“时钟拉伸”。MSP430的I2C模块在需要CPU干预时会自动完成这个动作。重要提醒在从机模式下必须确保I2CTRX位被清除。该位用于指示模块当前的传输方向1为发送0为接收在从机模式下应由硬件自动管理软件不应干预否则会导致状态混乱。5. 中断系统深度剖析与编程实战MSP430 I2C模块的中断系统是其高效运行的灵魂。它用一个中断向量I2CIV统一管理多个中断事件这种设计既节省了中断向量表资源又提供了清晰的优先级处理机制。5.1 中断标志与使能模块共有8个中断标志位于I2CIFG寄存器中每个标志都有对应的中断使能位在I2CIE寄存器中ALIFG (Arbitration Lost)仲裁丢失。在多主系统中当两个主机同时发起传输时会进行仲裁。仲裁失败的一方会置起此标志并自动切换到从机接收模式。优先级最高。NACKIFG (Not Acknowledge)无应答。在主机模式下当发送完地址或数据后没有收到从机的ACK响应时置位。这通常表示从机地址错误、从机忙或从机不存在。OAIFG (Own Address)自身地址匹配。在从机模式下当检测到总线上有主机呼叫的地址与自身I2COA匹配时置位。ARDYIFG (Register Access Ready)寄存器访问就绪。这是一个“任务完成”或“状态就绪”的标志。在不同模式下含义不同主机发送I2CRM0所有数据发送完毕。主机发送I2CRM1所有数据发送完毕且I2CSTP被设置。主机接收I2CRM0收到了I2CNDAT指定数量的字节且所有数据都已从I2CDR读出。主机接收I2CRM1收到最后一个字节、I2CSTP被设置且所有数据已从I2CDR读出。从机发送/接收检测到STOP条件。RXRDYIFG (Receive Ready)接收就绪。当I2CDR接收缓冲区中有新数据可读时置位。读取I2CDR寄存器后此标志自动清除。TXRDYIFG (Transmit Ready)发送就绪。当I2CDR发送缓冲区为空可以写入下一个待发送数据时置位。写入I2CDR寄存器后此标志自动清除。GCIFG (General Call)通用呼叫地址匹配。当收到广播地址0x00时置位。STTIFG (Start Condition)起始条件检测。在从机模式下检测到START或RESTART条件时置位。这对于从低功耗模式唤醒非常有用。5.2 中断服务程序ISR的最佳实践利用I2CIV是编写I2C中断服务程序最优雅和高效的方式。其工作原理是当你读取I2CIV的值时硬件会根据当前挂起的中断标志的优先级返回一个固定的偏移值2, 4, 6, ..., 16并自动清除该标志除TXRDYIFG/RXRDYIFG外。你可以用这个值作为跳转表的索引。下面是一个基于汇编思路的C语言高效ISR示例以IAR Embedded Workbench或CCS常见语法为例#pragma vectorUSART0TX_VECTOR // 或 USART0RX_VECTOR具体向量名查数据手册 __interrupt void I2C_ISR(void) { switch(__even_in_range(I2CIV, 16)) // 安全范围检查确保值在0-16之间且为偶数 { case 0x00: break; // 无中断 case 0x02: // ALIFG - 仲裁丢失 // 1. 通常意味着总线竞争本机失去主机权。 // 2. 检查总线是否被意外占用或程序逻辑错误导致多主机冲突。 // 3. 清除ALIFG标志读I2CIV已自动清除。 // 4. 根据需求可以尝试重新发起传输或进入错误处理。 I2CIFG ~ALIFG; // 确保清除虽然读I2CIV已清 break; case 0x04: // NACKIFG - 无应答 // 1. 从机未响应最常见的I2C通信故障。 // 2. 立即停止当前传输设置I2CSTP1产生STOP条件。 // 3. 检查从机地址(I2CSA)、电源、连接、上拉电阻。 // 4. 可以实现重试机制但需注意避免总线锁死。 I2CTCTL | I2CSTP; // 产生STOP终止错误传输 // 设置一个错误标志供主循环查询处理 i2c_error_flags | NACK_ERROR; break; case 0x06: // OAIFG - 自身地址匹配从机模式 // 1. 有主机在呼叫本设备。 // 2. 可以在此判断是读请求还是写请求通过检查总线状态或后续中断。 // 3. 通常在此准备数据发送模式或清空缓冲区接收模式。 break; case 0x08: // ARDYIFG - 寄存器就绪/传输完成 // 1. 一次完整的传输发送或接收已结束。 // 2. 对于主机可以在此解除任务阻塞信号量通知主循环传输完成。 // 3. 对于从机可以在此处理接收到的完整数据包。 // 4. 这是进行任务调度和状态切换的关键点。 transfer_complete 1; // 设置完成标志 break; case 0x0A: // RXRDYIFG - 接收数据就绪 // 1. 有新数据到达I2CDR。 // 2. 立即读取数据到用户缓冲区rx_buffer[rx_index] I2CDR; // 3. 注意缓冲区溢出管理。 // 4. 如果是主机接收最后一个字节需要在读取前配置主机发送NACK。 if(rx_index RX_BUFFER_SIZE) { rx_buffer[rx_index] I2CDR; // 读取数据自动清除RXRDYIFG } else { // 缓冲区溢出处理 i2c_error_flags | RX_OVERFLOW; } break; case 0x0C: // TXRDYIFG - 发送数据就绪 // 1. 发送缓冲区空可以写入下一个数据。 // 2. 从用户缓冲区取出数据写入I2CDR tx_buffer[tx_index]; // 3. 注意检查是否已是最后一个字节。如果是且为手动模式可能需要设置I2CSTP。 if(tx_index tx_length) { I2CDR tx_buffer[tx_index]; // 写入数据自动清除TXRDYIFG } else { // 所有数据已发送完毕但TXRDYIFG可能再次触发因为缓冲区空 // 可以在此写入一个哑元数据或通过其他方式避免重复进入中断。 // 更常见的做法是在ARDYIFG中处理完成状态。 } break; case 0x0E: // GCIFG - 通用呼叫 // 处理广播命令所有从机都会收到。 break; case 0x10: // STTIFG - 起始条件检测从机模式 // 1. 检测到START/RESTART可用于从低功耗模式唤醒。 // 2. 通常在此进行一些初始化准备。 break; default: break; } }避坑指南TXRDYIFG和RXRDYIFG的清除方式特殊它们分别在写入I2CDR和读取I2CDR时由硬件自动清除。切勿在它们的中断服务程序中手动清除I2CIFG中的对应位这可能导致标志无法正确清除引发中断风暴。其他标志如ARDYIFG,NACKIFG在读I2CIV时已自动清除但为了代码清晰有时可以再手动清除一次。6. 高级话题与疑难杂症排查掌握了基本配置和中断处理你已经能应对大部分场景。但在复杂项目或多主机系统中还会遇到一些棘手问题。6.1 多主仲裁与时钟同步当总线上有多个主机时MSP430的I2C模块支持硬件仲裁。如果两个主机同时发起传输它们会继续发送数据直到出现分歧一个发送1释放SDA为高而另一个发送0拉低SDA。发送1的主机检测到SDA线实际为低与自己输出不符就知道仲裁失败会立即释放总线停止驱动SDA和SCL转为从机接收模式并置位ALIFG。时钟同步是仲裁过程中的伴随现象。所有主机的SCL线是“线与”关系。任何一个主机拉低SCL都会导致整条SCL线变低。当所有主机都释放SCL准备拉高时SCL线才会变高。这意味着最慢的设备可以拉长时钟低电平从而减慢整个总线的速度。MSP430硬件自动处理这一切但你需要知道如果你的主机程序卡在等待TXRDYIFG或RXRDYIFG可能是因为总线上有慢速从机正在拉伸时钟。6.2 低功耗模式下的使用这是MSP430的强项。I2C模块可以在CPU处于低功耗模式LPM0, LPM3等时正常工作前提是其所用的时钟源如SMCLK在相应低功耗模式下仍然活动。更强大的是从机唤醒功能即使I2C模块的时钟源在低功耗模式下被关闭I2CEN0或时钟源停振当模块被配置为从机且使能了STTIFG中断时它仍然能通过SDA/SCL引脚上的START条件检测电路被唤醒。一旦检测到START模块会自动激活时钟源置位STTIFG并产生中断将CPU从低功耗模式唤醒。之后CPU在中断服务程序中使能I2C模块I2CEN1即可正常通信。这为实现极低功耗的传感器节点提供了可能。6.3 常见问题排查清单当你发现I2C通信失败时可以按照以下清单逐项排查现象可能原因排查步骤与解决方案完全无响应SCL/SDA一直为高1. 引脚配置错误。2. 模块未使能I2CEN0。3. 总线外部上拉电阻缺失或阻值过大。1. 用示波器或逻辑分析仪检查引脚是否有波形。确认PxSEL已设置为外设功能。2. 检查U0CTL寄存器确认I2CEN1且SWRST0。3. 确认SDA和SCL线上有外部上拉电阻通常4.7kΩ-10kΩ。能发出START但地址无ACKNACKIFG置位1. 从机地址I2CSA错误。2. 从机设备不存在、未上电或损坏。3. 总线电平不匹配如3.3V主机与5V从机未做电平转换。4. 从机正忙如EEPROM正在写周期。1. 核对从机数据手册的7位地址通常左移一位后与R/W位组合。2. 检查从机电源、接地、焊接。用示波器看从机SDA脚在地址匹配后是否有下拉动作ACK。3. 检查电平必要时加电平转换芯片。4. 查询从机状态寄存器如果支持或增加延时重试。通信随机出错数据错误1. SCL时钟频率过快从机跟不上。2. 总线电容过大导致边沿变缓建立/保持时间不足。3. 电源噪声或地线干扰。4. 中断服务程序处理太慢导致溢出或欠载。1. 降低I2CPSC、I2CSCLH、I2CSCLL的值以降低SCL频率。2. 减小上拉电阻值如从10kΩ改为4.7kΩ增强驱动能力缩短走线。3. 加强电源滤波确保共地良好。4. 优化ISR确保及时读写I2CDR检查I2CRXOVR接收溢出和I2CTXUDF发送欠载标志。多主机系统中频繁仲裁丢失1. 软件逻辑错误多个主机同时发起请求。2. 仲裁失败后处理不当未及时释放总线或切换模式。1. 实现总线访问令牌或软件互斥机制。2. 在ALIFG中断中确保模块已自动转为从机并清理状态准备接收可能发往自己的数据。从机无法被主机寻址1. 从机自身地址I2COA配置错误。2. 从机模块未使能或初始化顺序错误。3. 在10位地址模式下主机发送地址格式错误。1. 确认写入I2COA的地址是正确的7位或10位地址。2. 严格按照初始化流程先配置最后使能I2CEN。3. 确认主机和从机都正确配置了10位地址模式XA1且主机按规范发送两个地址字节。使用DMA时中断异常1. DMA与I2C中断使能冲突。2. DMA传输完成中断与I2C的ARDYIFG协调不当。1. 注意RXDMAEN和TXDMAEN位。当它们置1时对应的RXRDYIFG和TXRDYIFG将不会影响I2CIV值。此时应使用DMA中断而非I2C中断来处理数据搬运完成事件。2. 在DMA传输完成后仍需等待I2C的ARDYIFG来确认总线传输完全结束。6.4 软件模拟I2C作为调试利器当硬件I2C模块调试遇到困难时一个非常有效的调试方法是先用GPIO软件模拟I2CBit-Banging与从机通信。如果软件模拟能成功而硬件模块失败那么问题几乎肯定出在MSP430的I2C模块配置或硬件连接上排除了从机问题。你可以逐字逐句地对比软件模拟产生的波形用逻辑分析仪抓取与硬件模块产生的波形重点关注START/STOP条件、数据位、ACK位的时序是否符合标准。这常常能帮你快速定位是时钟配置错误、中断处理不当还是总线控制序列有问题。最后我个人的体会是MSP430的硬件I2C模块功能强大但配置稍显复杂尤其是状态机和各种标志位的交互。最好的学习方式不是死记硬背而是结合一个简单的器件如AT24C02 EEPROM从查询方式开始逐步加入中断再用逻辑分析仪观察每一步操作对应的总线波形和寄存器状态变化。当你亲眼看到设置I2CSTT后SCL和SDA线上出现的START脉冲看到TXRDYIFG置位时对应的数据位被移出你对整个模块的理解就会从“知道”变为“懂得”从此各类I2C设备对你而言都将不再是黑盒。