搭运放电路的时候仿真跑得好好的板子一上电就开始振荡示波器一挂输出端在高频抖——这种经历做过模拟电路的人基本都碰过。说白了自激振荡十有八九不是运放本身的问题而是反馈网络里某些细节没处理好。按我的经验反馈回路里藏着的寄生参数和布局陷阱才是让相位裕度崩塌的元凶。下面这 4 个最容易被忽略的地方每一个都可能让你的电路从稳定变成自激。一、反馈电阻的寄生电容很多人选反馈电阻只看阻值觉得精度够了就行。其实反馈电阻的寄生电容才是隐藏杀手。1、寄生电容怎么来的电阻不是理想的纯阻性器件它内部存在并联电容通常在 0.1pF 到几 pF 之间。对于高阻值反馈电阻比如 100kΩ 以上这个寄生电容在高频下会形成一条旁路通路让反馈信号在高频段提前衰减相位滞后加剧。2、怎么规避反馈电阻阻值尽量不要超过 100kΩ。如果增益要求必须用高阻值可以并联一个小电容做补偿人为在反馈网络里加一个零点抵消寄生电容带来的极点。另外选择薄膜电阻或金属膜电阻寄生电容比碳膜电阻小很多。二、PCB 布局中的反馈走线反馈网络的走线方式直接决定了电路的稳定性。很多自激问题根源就在布局上。1、反馈走线要短且直反馈信号是从输出端回到反相输入端的路径这条路径越长引入的寄生电感和电容就越大。高频下这些寄生参数会让反馈信号产生额外的相移压缩相位裕度。所以反馈走线要尽可能短远离高速信号线和电源线避免耦合干扰。2、避免反馈走线跨分割如果反馈走线下面跨越了地平面的分割缝回流路径会被迫绕行形成环路面积增大等效电感上升。这不仅引入噪声还会让反馈信号的相位特性恶化。布局时要确保反馈走线下方是完整的地平面或电源平面。三、输入端的容性负载运放的输入端如果有额外的电容会直接和反馈网络形成低通滤波器引入额外的极点。1、 stray capacitance 的陷阱反相输入端的 stray capacitance杂散电容包括 PCB 走线对地的寄生电容、焊盘的寄生电容、甚至探头的输入电容都会和反馈电阻形成一个极点。这个极点的频率取决于反馈电阻和杂散电容的乘积。反馈电阻越大这个极点频率越低越容易进入运放的增益带宽内导致相位裕度不足。2、补偿方法如果输入端确实存在较大容性负载可以在反馈电阻上并联一个小电容形成一个零点来抵消输入端的极点。这个补偿电容的值通常在几 pF 到几十 pF 之间需要通过仿真或实测来微调。另外尽量减小反相输入端走线面积降低寄生电容。四、电源退耦不到位运放的电源引脚如果没有做好退耦电源网络上的噪声和纹波会通过电源引脚耦合到输出端形成正反馈路径引发自激。1、退耦电容的位置退耦电容必须尽可能靠近运放的电源引脚放置距离越远效果越差。高频退耦电容通常 0.1μF要放在最近的位置大容量储能电容10μF 以上可以稍远一些。两个电容并联覆盖从高频到低频的退耦需求。2、电源平面的阻抗多层板设计中电源平面的阻抗要足够低。如果电源平面面积太小或者过孔太多导致阻抗升高高频下电源引脚看到的阻抗会变大退耦效果大打折扣。必要时可以在运放附近增加局部电源平面面积或者使用铁氧体磁珠隔离噪声。五、总结运放电路自激本质上都是反馈回路的相位裕度被压缩到零以下。反馈电阻的寄生电容、PCB 布局的走线细节、输入端的容性负载、电源退耦的完整性这 4 个地方任何一个没处理好都可能成为压垮稳定性的最后一根稻草。调试时别只盯着运放本身把反馈网络当成一个整体系统来审视问题自然就能定位到。