分类:半导体刻蚀故障维修通孔刻蚀未穿透处理标签: #通孔刻蚀 #Under-etch #端点检测 #接触电阻 #深孔刻蚀引言底部残留10nm接触电阻翻倍通孔Via刻蚀未穿透即Under-etch是后端互连工艺中最常见的刻蚀缺陷之一。当深孔底部残留介质层10nm时接触电阻可升高50%。该故障在光学检测中难以发现通常要到WAT测试或CP测试阶段才暴露此时整批晶圆已完成后续多道工序返工成本极高。本文从端点检测原理出发拆解通孔刻蚀未穿透的根因链路给出从实时信号诊断到工艺窗口修正的完整排查路径。一、故障现象复盘来自产线的异常信号可见现象端点检测EPD信号拐点未出现或延迟出现刻蚀时间到了而EPD未触发批次接触孔链式结构Contact Chain测试中链路电阻整体偏高20-50%FIB-SEM截面确认通孔底部存在介质残留厚度10-50nm不等不可见现象接触电阻Rc升高标准值20Ω的接触孔Under-etch时Rc可升至30-50Ω链式结构中相邻位对共享接触失效SRAM bit map呈现低-高0-1相邻位失败模式通孔底部硅化物TiSi₂/CoSi₂因刻蚀未穿透无法正常形成界面接触质量劣化CP良率下降3-8%主要是功能失效和IDDQ超标二、多维度归因通孔刻蚀为何未穿透维度可能性分析设计因素通孔深宽比5:1时刻蚀速率下降高密度区域微Loading效应加剧底部止蚀层ETCH Stop Layer, ESL厚度设计余量不足材料因素介质膜SiO₂/低k材料刻蚀速率批次波动5%ESL材料SiN选择比不足过刻蚀阶段ESL被部分侵蚀导致端点信号模糊工艺因素EPD光学信号信噪比不足、刻蚀时间设定偏短、过刻蚀比例不足15%、RF功率波动导致刻蚀速率不稳定使用因素腔体条件漂移上次PM后运行2000片、工艺气体配比偏移、晶圆背面He冷却压力波动导致温度不均匀三、追根溯源5Why分析法实录现象某28nm产品连续5批次Contact Chain电阻偏高30-45%FIB确认通孔底部SiO₂残留15-25nm。为什么通孔底部有SiO₂残留刻蚀时间虽按recipe执行了主刻蚀15%过刻蚀但端点检测信号拐点提前触发实际刻蚀时间比目标短了约8秒。为什么EPD信号拐点提前触发调取EPD原始数据发现OES光谱中SiF*440nm特征峰在主刻蚀阶段就出现了异常下降。检查发现该批次晶圆SiO₂膜厚比标准偏薄约8%薄膜厚度波动。为什么膜厚偏薄导致EPD提前EPD算法基于SiF信号强度拐点判定终点。膜偏薄时主刻蚀阶段SiF信号提前衰减算法误判为已刻穿。同时EPD算法未设置最小刻蚀时间保护——即使检测到拐点也应至少执行标称主刻蚀时间的90%。为什么膜厚波动8%就导致误判该recipe的EPD信噪比本就偏低SNR3因为低k介质刻蚀产生的SiF*信号较弱。正常SiO₂刻蚀SNR可达5-8而低k材料孔隙率高、刻蚀产物少信号强度下降约40%。为什么低k材料刻蚀未采用冗余EPD策略工艺开发阶段未针对低k材料做EPD算法专项优化沿用了SiO₂刻蚀的OES单波长EPD方案。根本原因低k材料刻蚀应采用OES激光干涉双模EPD并强制设置最小刻蚀时间门限和过刻蚀比例下限≥20%。四、标准化诊断SOP工具准备FIB-SEM截面分析确认底部残留厚度OES光谱仪实时监测刻蚀产物特征峰激光干涉仪监测薄膜厚度变化四探针台TLM结构接触电阻提取膜厚测量仪Ellipsometer确认介质膜厚度分布安全注意事项FIB操作时避免长时间离子束照射导致样品损伤低k材料截面制备需低温条件防止孔隙结构塌陷步骤FIB-SEM截面抽检3片晶圆每片5个位置测量通孔底部残留厚度。判定残留5nm合格5-10nm警告10nm超标提取WAT接触电阻数据计算Rc偏移量。Rc偏移20%判定为Under-etch相关回溯EPD信号原始数据检查拐点位置与标称时间的偏差。偏差±5%标记为EPD异常测量介质膜厚度WIW均匀性。判定均匀性±5%提示膜厚波动是EPD误判的贡献因素检查主刻蚀/过刻蚀时间比例。判定过刻蚀比例15%不足应≥20%对比同型号腔体刻蚀速率。偏差±5%提示腔体状态漂移五、分步实施方案Step 1EPD策略修正EPD参数原设置修正值说明EPD模式OES单模OES激光干涉双模增加厚度变化冗余信号最小刻蚀时间保护无主刻蚀标称时间的90%防止提前触发过刻蚀比例15%20-25%覆盖膜厚波动OES SNR门限2.03.5提高拐点检测可靠性信号平滑窗口0.5s1.0s减少噪声误触发Step 2刻蚀参数窗口修正主刻蚀时间基于最厚介质膜3σ计算而非标称值过刻蚀选择比SiO₂/SiN6:1确保过刻蚀不损伤ESLRF偏压功率增加5-10W提高底部刻蚀速率腔体压力微调-0.5mTorr改善深孔底部离子传输Step 3膜厚输入前馈控制在刻蚀前测量每片晶圆介质膜厚度将数据前馈至刻蚀recipe膜厚偏厚2σ时自动增加主刻蚀时间膜厚偏薄-2σ时缩短主刻蚀时间但保持过刻蚀比例不变Step 4腔体状态管理PM后执行seasoning30-50片dummy wafer建立刻蚀速率衰减模型PM后前100片速率偏高5-8%200-2000片稳定2000片逐渐衰减PWP颗粒计数纳入每日监控六、防患于未然维护建议与点检表短期预防每批抽检2片FIB-SEM截面确认底部无残留EPD信号每日与基线比对拐点时间偏移±3%触发调查介质膜厚度每日测量WIW均匀性±5%通知薄膜工序长期预防低k材料刻蚀统一升级双模EPDOES激光干涉建立膜厚前馈系统实现逐片刻蚀时间自适应评估TSV深孔刻蚀的Bosch工艺参数优化改善底部刻蚀均匀性点检表点检项频率判定标准责任人FIB截面底部残留每批5nm工艺工程师EPD拐点时间偏差每批±3%工艺工程师介质膜WIW均匀性每天±5%薄膜工程师刻蚀速率趋势每批波动±3%工艺工程师过刻蚀比例每批≥20%工艺工程师腔体PWP颗粒每天30颗/片设备工程师接触电阻WAT数据每批Rc偏移10%测试工程师七、忽视它的代价多维影响评估性能影响Under-etch残留10nm使接触电阻升高50%信号路径RC延迟增大高频性能退化SRAM相邻位对失效率100ppm寿命损耗底部残留介质层在后续热循环中产生界面应力加速接触孔电迁移器件寿命缩短15-25%经济损失Under-etch在WAT/CP阶段才被发现此时已完成金属填充、CMP等后续工序返工需剥除全部后端层成本约为前道工序的3-5倍严重时整批报废按300mm晶圆计单批损失$80k-$200k安全风险刻蚀腔体长时间运行可能导致聚合物堆积增加颗粒脱落和腔体Micro-arcing风险参考资料刻蚀工艺终点检测技术. 芯率智能科技, 2026. [外链芯率智能]NPTEL Lecture 14: Dry Etching - Under etch and over etch. [外链NPTEL Archive]SEMI E89: Guide for Endpoint Detection in Plasma Etching. [外链SEMI Standards][内链刻蚀-过刻蚀损伤栅氧层][内链刻蚀-微Loading效应导致不同图形密度CD偏移]昱图智慧 jadefmea.com