5月25日华为何庭波在上海第一次讲出“韬定律”。四十天后第二版论文来了。严格说ChinaXiv页面显示V2版在7月3日更新今天是7月4日消息集中传开。第一版更像是在解释一件事为什么芯片不能永远只盯着纳米。第二版不太一样里面多了工程细节、实测数据和产品路线华为开始回答大家真正关心的那个问题——这套说法到底做出来没有简单说说韬定律是什么。过去六十年芯片进步主要靠几何缩微。晶体管做得更小一块芯片能塞下的晶体管更多信号路径也更短。性能、功耗和成本一起受益整个行业围着摩尔定律排产能、做设备、写EDA工具连发布会上的PPT都习惯用“几纳米”判断一代产品够不够先进。这条路没有突然消失只是越来越贵也越来越难。制程继续向前走当然仍有价值但它不再像过去那样一缩小就顺手把所有问题都解决。韬定律换了一把尺子。它不先问晶体管还能缩小多少而是问一项计算还要等多久。晶体管翻转、信号穿过电路、芯片取数据、几百颗AI芯片互相传数据跨度从皮秒一直到秒算的都是等待。把这些时间常数τ一层层压下去器件、芯片和整个系统就能继续变快。韬定律没有宣布“纳米没用了”也没有创造绕开制造的魔法。几何缩微仍然是压缩时间的办法只是从唯一主线变成了工具箱里的一件工具。其他工具还包括三维集成、软件和芯片协同、内存语义互连、近封装光通信。工具多了部门之间也得真正协同。第二版真正补上的是LogicFolding也就是逻辑折叠的工程解释。传统芯片像一座摊开的城市逻辑单元铺在一个平面上关键线路再长也得在平面里绕。逻辑折叠把同一模块里的标准单元拆到上下两个有源层通过高密度混合键合连接。原来要横着跑很远的线现在可以向上或者向下走近路。它和常见的“把两块芯片叠起来”不是一回事。传统堆叠往往以完整功能模块为单位第二版强调的则是标准单元级划分。论文还增加了一个“齿比”概念混合键合间距越接近顶层金属布线间距上下两层就越像一块连续的三维设计空间EDA工具能够放置和移动逻辑单元的余地也越大。论文披露的Kirin 2026数据很具体在器件节点不变的情况下晶体管密度从155 MTr/mm²提高到238 MTr/mm²性能核功效提升41%最高频率提高近13%代表性处理器核心的线长减少约30%部分SRAM工作频率提高40%以上。V2版还补了与麒麟9030 Pro对比的电压、频率、归一化功耗、面积和功率密度数据。这些数字比一句“遥遥领先”有用至少可以拿出来核对。但目前它们主要来自华为自己的论文样片怎样手机怎样长期使用怎样是三件不同的事。等今年秋季采用逻辑折叠的麒麟芯片真正上市第三方测试才会把持续性能、发热、续航和峰值跑分放到一起。到时候再看。V2版为什么值得单独写因为它把韬定律从一个容易引发争论的名字往工程路线推了一步。“定律”两个字确实很重。摩尔定律不是因为名字取得大才成为摩尔定律。它经历了几十年的产业验证设备厂、晶圆厂、芯片公司和软件公司都按同一个节拍投入最后才变成事实上的行业路线图。韬定律现在显然还没有走到这一步。第二版至少给出了可检查的东西键合间距、线长、频率、功耗、晶体管密度还有移动芯片与AI系统接下来的演进节点。以后产品上市外界可以逐项对照。先把作业题写清楚讨论才有地方落脚。它也没有回避麻烦。论文单列了开放问题现有EDA工具主要为二维芯片设计难以同时处理多层逻辑、跨晶圆时序、热、供电和工艺差异每个混合键合点和TSV都会带来额外电阻、电容以及面积开销三维堆叠之后散热、测试、良率和可靠性都更难。还有能耗。时间可以用更大的功耗换一套系统快十倍、耗电也多十倍在公式上可能仍算“时间缩微”但电网先不同意。何庭波在论文里因此提出韬定律必须有一个“能耗伴侣”。时间指标本身管不了电费。我更愿意把韬定律看成一套新的工程记账方法而不是摩尔定律的替代宣言。过去器件团队优化晶体管芯片团队做架构系统团队处理互连软件团队负责把硬件能力用起来。每一层都有自己的指标局部成绩很好用户实际等候的时间却未必同比下降。把τ放在中间至少逼着所有人回答同一个问题你这里省下来的东西有没有传到最终任务上如果这条路线能够成立受益的不会只有华为。3D EDA、混合键合、先进封装、存储、光互连、散热和测试设备都会得到新的投入。芯片竞争也不会再被简化成一张制程节点表。对暂时拿不到最先进设备的企业这是现实选择对已经站在先进制程前沿的企业同样可以叠加使用两条路并不冲突。对国产AI它可能比手机芯片更重要国产AI缺的不只是一颗峰值算力更高的加速卡。训练和推理进入大规模集群后内存带宽、芯片通信、数据搬运和故障恢复都会吃掉纸面算力。单卡参数再好几百颗组成集群后通信跟不上算力仍会耗在等待上。韬定律把时间常数算到系统层正好对准这个问题。统一总线、近封装光互连和3D Folding如果能与昇腾芯片、编译器及模型框架协同就有机会用系统效率弥补部分制程差距。以后除了单卡参数还可以比较模型训练时间、每Token耗电和千卡集群效率。它还会把机会分散到更长的产业链。国产EDA、先进封装、光模块、存储、交换设备、液冷和系统软件都可能围绕“减少等待”找到明确任务。以前大家各自补短板最后能不能拼成一台好用的AI系统常常要到交付时才知道如果τ真能变成共同指标至少可以早点发现时间浪费在哪一层。不过这条路不能被理解成先进制程的替代品也不能只在华为封闭体系里自我验证。国产AI最终要看的仍是单位Token成本、每瓦有效算力、集群可靠性和开发者迁移成本。几张内部表格说明不了这些真实客户跑上几年才说明问题。但我对“定律”仍然保留意见。华为可以提出方法可以公布数据也可以先把产品做出来行业会不会跟要看独立复现、量产成本、标准工具和其他公司的采用。这个称呼最后能不能站住不由发布会决定。所以今天的V2版还不是韬定律的胜利时刻。它只是把讨论从概念向工程推进了一步距离成为行业规律还很远。接下来就看结果今年秋天的芯片表现如何第三方功耗测试怎样良率和成本能不能站住三五年后有没有更多公司按这套方法做设计。芯片行业已经把空间压缩了六十年。华为现在想证明等待也能被一层层压下去。这件事做成比“定律”两个字重要。资料来源华为官网《华为发表韬τ定律实现晶体管密度与系统性能突破》何庭波《A Time Scaling Theory for Multi-Layer Electronic Systems》V2北京大学集成电路学院“真3D”EDA公开资料。文中产品数据均为华为论文披露尚待上市产品和第三方测试验证。