1. 项目概述与芯片定位在智能手机、平板电脑这类高度集成的移动设备里一块指甲盖大小的芯片往往决定了整个系统的“体力”和“耐力”。这块芯片就是电源管理单元PMU。它不是简单的“供电开关”而是一个集成了大脑控制逻辑和肌肉功率转换的能源中枢负责将单节锂电池那3V到4.2V之间波动的电压精准、高效、安静地转换成处理器内核需要的1V左右、内存需要的1.8V、屏幕背光需要的升压、以及USB、音频、摄像头等十几种不同电压的“细粮”。飞思卡尔现属NXP的MC13892就是这类高度集成PMU中的一个经典代表曾广泛应用于当年的高端智能手机平台。我们拿到一份芯片数据手册里面最让人头疼的往往是那些密密麻麻的表格特别是“动态电气特性”部分。一堆缩写和参数比如PSRR、瞬态响应、启动时间看起来枯燥但它们恰恰是决定你设计的设备会不会在接电话时屏幕闪烁、拍照时自动重启、播放音乐时有底噪的关键。这份资料提供了MC13892动态电气特性表和功能引脚描述的精华部分这就像拿到了汽车的发动机性能曲线图和所有控制接口的说明书。但说明书是给工程师看的我们需要把它翻译成“人话”并结合实际设计中的坑讲清楚每个参数背后的意义以及每个引脚在真实电路板上该怎么接、为什么这么接。这篇文章我就以MC13892为例带你深入解读一颗复杂PMU的动态性能与引脚功能。我会避开那些照本宣科的参数罗列重点分享在实际电路设计和调试中如何理解这些参数、如何根据它们来选型外围器件、以及如何避开那些手册里可能没明说但一踩就炸的“坑”。无论你是正在评估这款芯片还是想借此理解PMU的设计精髓相信都能有所收获。2. 动态电气特性深度解读与设计考量动态电气特性描述的是芯片在“运动”状态下的表现即当输入电压、负载电流或工作模式发生变化时电源输出的响应能力。这直接关系到系统在复杂、快速变化的场景下的稳定性。MC13892的动态参数表非常详尽我们将其拆解为几个核心部分来理解。2.1 电源抑制比在嘈杂环境中保持安静电源抑制比PSRR是衡量稳压器抑制输入电源纹波和噪声能力的关键指标。单位是分贝dB数值越大越好。MC13892手册中多数LDO如VVIDEO, VAUDIO, VGEN1等在20Hz-20kHz音频范围内的PSRR典型值在50-60dB之间。参数解读以VAUDIOPSSR为例其典型值为50dB当输入电压为VINMIN100mV时。这意味着如果输入引脚VINAUDIO上有一个100mV的纹波那么输出VAUDIO上的纹波将被抑制到大约100mV / 10^(50/20) ≈ 0.316mV。这对于音频供电至关重要因为输入电源的开关噪声比如来自背光驱动或CPU降压器很容易耦合到音频通路引起可闻的“滋滋”声。设计实践与避坑理解测试条件手册给出的PSRR是在特定负载75%ILMAX和频率范围下测得的。在实际应用中PSRR会随着负载电流的减小和频率的升高而恶化。对于音频LDOVAUDIO你需要特别关注其在音频频段20Hz-20kHz和中高频几百kHz到几MHz来自其他开关电源的PSRR。手册中VAUDIOON输出噪声参数也间接反映了高频抑制能力。外围电容的选择PSRR性能高度依赖输出电容的ESR等效串联电阻和ESL等效串联电感。手册通常会推荐一个特定的电容值和类型如陶瓷电容。切勿随意替换。例如将一个推荐的低ESR 10μF陶瓷电容换成一个廉价的铝电解电容其较高的ESR可能会在某个频率点与LDO内部环路产生谐振反而导致PSRR在该频点变差甚至引发振荡。布局布线的致命影响即使电容选对了糟糕的PCB布局也能让PSRR性能归零。输入电容必须尽可能靠近芯片的输入引脚和GND引脚。输出电容同样需要紧贴输出引脚。输入和输出回路面积要最小化否则引线电感会引入额外的阻抗使高频噪声直接耦合到输出。我的经验是把这些电源引脚周围的电容当作芯片身体的一部分来对待距离最好控制在1-2mm以内并用多个过孔连接到地平面。2.2 瞬态负载响应应对处理器的“心跳骤停”瞬态负载响应描述的是当负载电流发生阶跃变化时输出电压的波动情况。这是给CPU、GPU等动态功耗变化剧烈的负载供电时最重要的参数之一。MC13892的降压转换器SW1-SW4和LDO都有相应的指标例如SWBST的ATMAX最大瞬态幅度典型值为300mV。参数解读以SWBST开关升压转换器常用于驱动USB OTG的5V输出为例当负载电流在1μs内从1mA跳变到100mA时输出电压的最大跌落或过冲可能达到300mV并且需要最多500μs才能恢复到稳定值的80%以内。对于给USB设备供电这个波动必须在USB协议规定的电压容差范围内5V±5%。设计实践与避坑读懂负载曲线在设计之初就要明确你的负载比如应用处理器最恶劣的电流跳变场景是什么是从休眠状态的几mA瞬间跳到全速运行的几百mA吗跳变的斜率di/dt是多少这个信息决定了你需要多快的瞬态响应。输出电容是“能量水池”改善瞬态响应的主要手段是优化输出电容。更大的电容容量可以储存更多电荷在负载突增时提供瞬时电流减缓电压跌落。但更重要的是低ESR和低ESL。因为负载突变的瞬间高频电流需求最先由电容的寄生参数满足。通常我们会采用多个小容值如10μF的陶瓷电容并联而不是单个大电容以降低ESL和ESR。反馈环路的秘密瞬态响应速度最终由电源控制环路的带宽决定。MC13892的开关调节器通常需要外部补偿网络通过SWxFB引脚。手册的典型应用电路会给出补偿元件的推荐值。这里有一个大坑如果你改变了输出电容的类型或数量比如为了降低成本或适应封装补偿网络很可能需要重新调整。不匹配的补偿会导致响应过慢电压跌落大或产生振荡电压振铃。在条件允许时最好用网络分析仪测量环路的波特图来验证稳定性。实测验证永远不要完全相信数据手册的“典型值”。一定要在你自己设计的PCB上用电子负载模拟最恶劣的电流跳变用示波器测量输出电压的波动。确保在最差情况最低输入电压、最高环境温度下电压波动仍在负载芯片所要求的容差范围内。2.3 启动与关断时间系统时序的基石启动时间tON和关断时间tOFF定义了电源轨上电和下电的速度。在多电源轨系统中这些时间必须严格按照处理器或SoC要求的电源时序来配置。参数解读MC13892不同电源的启动时间差异很大。例如VPLL锁相环供电的tON最大为100μs要求快速稳定以保证时钟快速锁定而UVBUSUSB VBUS的tON最大为100ms这是为了满足USB协议中VBUS上升时间的要求。关断时间也有类似考量UVBUS的tOFF要求最长1.3秒内降到0.8V以下以满足VA_SESS_VLD协议要求。设计实践与避坑时序就是生命线现代SoC对内核、IO、内存、模拟电路的上电/下电顺序和间隔有极其严格的要求。错误的时序可能导致闩锁效应、启动失败或数据丢失。MC13892通过内部的STANDBY、RESETB等引脚以及可编程的序列器来控制时序。你必须根据主处理器的数据手册精确配置MC13892的电源使能序列。软启动与浪涌电流较长的启动时间有时是故意设计的以实现“软启动”。这可以限制给输出电容充电的浪涌电流防止输入电源被拉垮。MC13892的开关调节器通常内部集成了软启动。你需要确认其软启动斜率是否满足你的系统要求。对于需要快速上电的轨道如VPLL要确保其输出电容不要过大否则即使芯片本身启动快电容充电也会拖慢实际上电速度。关断时的放电路径有些负载电路在电源关断后需要快速放电以防止未知状态。MC13892的LDO输出在禁用时其输出是高阻态还是通过内部有源电路放电手册不一定明说。如果负载需要快速放电例如某些复位电路你可能需要在输出端增加一个泄放电阻如100kΩ但这会带来待机功耗的轻微增加需要权衡。2.4 模式切换与低功耗管理为了节能MC13892的许多稳压器支持主动模式Active和低功耗模式Low-power之间的切换。相关参数如模式切换时间tMOD和切换响应MTR就变得很重要。参数解读以VIOHI为例从低功耗模式切换到主动模式的典型时间VIOHItMOD小于10μs切换期间的电压波动VIOHIMTR典型值为1%。这意味着当系统需要唤醒一个外设时其IO电压可以极快地恢复且波动很小不影响通信。设计实践与避坑状态保持与唤醒速度的权衡低功耗模式下的稳压器可能只提供极小的电流ILMAXLP仅用于保持某些寄存器的状态。当你需要快速唤醒时稳压器必须能迅速承担满负载。这要求输出电容在低功耗模式下不能完全放电且控制环路能快速切换。确保你为ILMAXLP设置的负载如保持电流不会在低功耗模式下将输出电压拉低。切换噪声模式切换本质上是内部电路工作点的剧烈变化可能会在电源轨上引入短暂的噪声或毛刺。对于给敏感模拟电路如PLL供电的轨道VPLL要特别关注其模式切换响应VPLLMTR。必要时可以在其输出端增加一个LC滤波器来平滑这种切换噪声但要注意滤波器带来的相位裕度问题。软件协同硬件切换再快也需要软件驱动配合。驱动程序在触发模式切换后必须等待足够的时间至少大于tMOD的最大值并可能需要在切换后重新校准或初始化相关外设因为短暂的电压波动可能导致外设状态异常。3. 关键功能引脚详解与外围电路设计理解了动态性能我们再看芯片的“手脚”——功能引脚。如何连接这些引脚直接决定了芯片能否正常工作并发挥最佳性能。MC13892的引脚功能描述非常详细我们挑出最容易出错和最关键的部分来剖析。3.1 电源输入与电池管理引脚这部分是能量的入口设计不当会导致整个系统供电不稳甚至损坏。BATT,BP,CHRGRAW三角关系BATT直接连接电池正极。它是电池电压采样点和放电电流检测点通过与BATTISNS之间的检流电阻。BP这是整个芯片内部电路的核心供电点。它通常通过一个MOSFET由BATTFET引脚控制连接到BATT。在电池供电时BP的电压就是电池电压减去FET的导通压降。CHRGRAW充电输入。接外部充电器如5V USB。当使用USB充电时必须将UVBUS引脚与CHRGRAW短接这样芯片才能正确检测USB输入电压。关键设计要点BP引脚的去耦电容至关重要。手册要求连接一个低ESR的陶瓷电容典型值在10μF量级。这个电容是芯片内部所有稳压器除直接从BATT取电的开关调节器外的“能量水库”。它的位置必须紧靠BP引脚引线电感要极小。我曾遇到过一个案例BP电容放得稍远导致系统在大电流负载切换时内部数字核心VCOREDIG电压被拉低引起芯片复位。CHRGISNSBPSNSBATTISNS电流检测网络 这三个引脚用于构建充电和放电的电流检测。CHRGISNS和BPSNS之间接一个100mΩ的检流电阻R_sense_chg用于测量充电电流。BATT和BATTISNS之间接另一个检流电阻R_sense_batt通常也是100mΩ用于测量电池的充放电总电流。致命陷阱这两个检流电阻的PCB布局是绝对的雷区。必须使用开尔文连接Kelvin Connection或四线制测量。这意味着流过电阻的主电流路径大电流和芯片检测电压的走线小信号必须在电阻焊盘处就分开。如果共用走线大电流在走线寄生电阻上产生的压降会被误检测为电流信号导致电量计量Coulomb Counter通过BATTISNSCC严重失准。正确的做法是为CHRGISNS和BPSNS或BATT和BATTISNS单独引出一对细线直接连接到检流电阻的两个检测焊盘上这对细线要远离大电流路径并尽量平行走线以减少噪声拾取。3.2 开关调节器引脚MC13892集成了4个降压转换器SW1-SW4和1个升压转换器SWBST。它们的引脚配置类似以SW1为例SW1IN输入。直接连接到BP。SW1OUT开关节点输出。连接电感和输出滤波电容。SW1FB反馈。必须连接到SW1OUT输出电容的远端也就是负载芯片的电源输入引脚附近。这是实现负载点Point of Load稳压、消除走线压降影响的关键如果你把它就近接在芯片的SW1OUT引脚旁那么负载芯片处的实际电压会因为PCB走线电阻而偏低。GNDSW1功率地。必须通过短而粗的走线单独连接到系统的主功率地平面。绝对不能和模拟地如GNDCORE或信号地混在一起否则开关噪声会污染整个系统。DVS1/DVS2引脚这是用于处理器动态电压调节DVS的引脚。当引脚为高时允许通过SPI命令动态调整SW1或SW2的输出电压。一个常见的疏忽是在不需要DVS功能时必须通过下拉电阻将该引脚明确拉低而不是悬空。悬空可能导致误触发或噪声注入。3.3 低压差线性稳压器与驱动引脚MC13892有许多LDO如VAUDIO,VVIDEO,VCAM等。其中一些LDO如VVIDEO,VSD,VGEN1/2需要使用外部PNP晶体管来扩展电流能力或降低压差。以VVIDEO为例VVIDEODRV驱动引脚。连接外部PNP晶体管的基极。VVIDEO输出/反馈引脚。连接外部PNP晶体管的集电极同时作为输出电压的反馈点。VINVIDEO输入。连接输入电源通常是BP。外部PNP选型与稳定性这是最容易出问题的地方。芯片内部的误差放大器通过VVIDEODRV驱动外部PNP。这个环路增加了外部晶体管的相移。因此晶体管的频率响应fT和电流放大倍数hFE至关重要。必须选择fT远高于LDO环路带宽通常几百kHz的晶体管。同时需要在PNP的基极和发射极之间即VVIDEODRV到输入电压添加一个串联电阻如10-100Ω和一个小的补偿电容如100pF以抑制高频振荡并改善相位裕度。具体值需要根据所选晶体管和负载情况仿真或实测确定。直接照搬手册原理图而不验证稳定性十有八九会在量产时出现随机振荡问题。3.4 控制与接口引脚PWRONx,STANDBY,RESETB这些是系统状态控制的关键。PWRON1/2/3开机键输入。内部有上拉通常通过一个按键对地触发。注意PWRON3在某些版本A/B/C/D上具有全局复位功能需要根据手册表格通过GLBRSTENBSPI位配置并注意保持低电平超过12秒才能触发复位否则就是普通开机键。STANDBY和STANDBYSEC待机请求信号分别来自主处理器和外设。关键点系统只有在两个引脚都满足待机条件时才会进入待机模式。这实现了硬件上的互锁防止单一外设错误地将系统拉入休眠。你需要根据处理器和外设的GPIO极性正确配置这两个引脚的输入极性通过SPI。RESETB和RESETBMCU复位输出。它们的释放时序与电源轨的上电序列严格相关。务必确保在处理器要求解除复位之前其所有核心电源SW1, SW2, SW3和IO电源VIOHI都已稳定。SPIVCC,CS,CLK,MOSI,MISOSPI/I2C配置接口。SPIVCC这是接口的逻辑电源通常连接到1.8V例如SW4的输出。务必确保在上电初期SPIVCC先于或与芯片核心电源VCORE同时稳定。否则SPI通信可能失败导致芯片无法正确配置。CS引脚的上电状态决定了接口模式CS在冷启动时被拉低则进入SPI模式被拉高至VCORE则进入I2C模式。硬件设计时必须通过电阻将其固定到所需电平不能悬空。内部有弱下拉但为了抗干扰建议外部明确连接。XTAL1,XTAL2,CLK32K,CLK32KMCU32.768 kHz时钟系统。晶体选择与负载电容需要连接一个32.768kHz的晶体。晶体的负载电容CL必须与芯片内部振荡器电路的等效电容匹配通常为12.5pF。你需要根据晶体的规格书和PCB的寄生电容计算外部需要焊接的负载电容C1, C2值。不匹配会导致时钟不准或不起振。CLK32KDRV[1:0]配置通过SPI可以配置CLK32K引脚的驱动强度00-11对应不同的上升/下降时间。如果CLK32K需要驱动多个负载或长走线可能需要增加驱动强度设置为01或10以保证信号完整性。但驱动越强功耗和噪声也越大。4. 典型应用电路设计与调试实录理解了特性和引脚我们来看如何把它们组合成一个可靠的电源树。MC13892的典型应用是针对特定手机平台设计的但我们可以提炼出通用设计流程和调试方法。4.1 电源树设计与时序配置列出所有负载需求首先为系统中每个用电模块列出电压、最大电流、纹波要求、上电时序要求、使能控制方式常开/受控。映射到MC13892资源将负载需求对应到MC13892的各个稳压器。例如处理器核心 → SW1, SW2, SW3 (支持DVS)DDR内存 → SW4音频编解码器 → VAUDIO (高PSRR)摄像头模块 → VCAM (可能需要外部PNP)SD卡接口 → VSD通用IO电平 → VIOHI (固定2.775V)实时时钟 → VSRTC, CLK32KMCU绘制电源时序图根据处理器手册的要求绘制详细的电源上电/下电时序图。确定哪些电源需要同时上电哪些需要有先后顺序例如模拟PLL电源VPLL可能需要在数字核心供电稳定后才开启。配置MC13892序列器MC13892的电源使能序列主要通过PUMS1和PUMS2引脚的上电状态进行初始配置后续更精细的时序控制需要通过SPI总线编程内部寄存器来实现。你需要编写初始化代码按照时序图依次使能各个稳压器并控制RESETB等信号的释放。4.2 PCB布局实战指南PMU的布局是成功的一半失败的大部分原因都源于此。分层策略顶层放置MC13892芯片、所有输入/输出电容、电感、检流电阻等关键功率器件。优先保证这些元件之间的电流环路面积最小。内层1完整的GND地平面。这是最重要的层为所有高频噪声提供低阻抗回流路径。内层2/电源层分割的电源平面。为SW1-SW4、BP等大电流网络分配独立的铜皮区域。底层放置晶体、滤波电容、配置电阻等小信号器件。关键信号布线功率环路开关调节器对于每个开关调节器如SW1其高频电流环路是输入电容正极 →SW1IN→ 芯片内部开关 →SW1OUT→ 电感 → 输出电容正极 → 输出电容地 → 输入电容地。这个环路必须极其紧凑。输入电容必须紧靠SW1IN和GNDSW1引脚。电感到输出电容的走线要短而宽。反馈走线SWxFB、LDO反馈如通过外部PNP的集电极的走线是高阻抗敏感线。必须远离任何开关节点SWxOUT、电感、时钟线等噪声源。最好用地线包裹屏蔽。并且一定要连接到负载点的远端。模拟地与数字地MC13892有多个地引脚GNDSWx功率地、GNDCORE模拟核心地、GNDADCADC地、GNDCTRL控制逻辑地。最佳实践是在芯片下方将这些地引脚用短而粗的走线连接到同一个“星形”接地点然后从这个点用多个过孔连接到内部完整的地平面。切忌用地平面上的长走线串联这些地否则噪声会通过地线耦合。晶振电路XTAL1和XTAL2走线要短并用地线包围。负载电容C1和C2应尽可能靠近晶体引脚并直接连接到芯片的GNDRTC。晶体下方所有层应挖空避免其他走线穿过防止耦合噪声。4.3 上电调试与常见问题排查即使设计再仔细第一版PCB也难免遇到问题。以下是一个基于MC13892的典型上电调试流程和问题速查表。上电调试步骤静态检查焊接后先不装电池和处理器。用万用表测量所有电源引脚对地电阻检查有无短路。检查PWRON等关键引脚的上拉/下拉电阻是否正确。核心供电测试连接电池或稳压电源限流。短按PWRON键测量VCORE和VCOREDIG通常2.5V-3V是否正常。这是芯片自己的“大脑”供电必须先正常。时钟检查用示波器探头×10档高阻抗测量CLK32K或CLK32KMCU引脚查看是否有稳定的32.768kHz方波。若无检查晶体、负载电容、以及GNDRTC的连接。SPI通信测试通过调试器连接主处理器或使用USB转SPI工具直接连接MC13892尝试读取芯片的ID寄存器。如果失败检查SPIVCC电压、CS/CLK/MOSI连线以及MISO上拉电阻如果需要。确保VCOREDIG已稳定。逐路使能电源通过SPI依次使能各稳压器。每使能一路用示波器测量其输出电压是否稳定、纹波是否在范围内。特别注意带外部PNP的LDO观察其输出是否有振荡。负载测试接上处理器和其他负载或使用电子负载模拟进行动态负载测试验证瞬态响应。进行充放电测试验证电流检测和电量计量功能。常见问题与排查速查表现象可能原因排查步骤芯片完全不上电无任何输出1.PWRON引脚触发无效。2.BATT/BP供电异常。3.VCORE/VCOREDIG短路或未起振。1. 测量PWRON引脚电压按键时是否被拉低。2. 测量BATT和BP引脚电压是否正确。3. 测量VCORE、VCOREDIG对地电阻检查VCORE引脚电容是否短路。某一路开关电源无输出或电压极低1. 对应的使能位未配置。2. 电感损坏或虚焊。3. 反馈(FB)引脚开路或短路。4. 功率环路布局差导致芯片过流保护。1. 通过SPI确认该路稳压器的使能寄存器已设置。2. 检查电感值及焊接。3. 测量FB引脚电压对比内部基准通常0.6V。4. 用热像仪检查芯片和电感是否异常发热。LDO输出振荡纹波大1. 输出电容ESR过高或容值不对。2. 对于外部PNP型基极补偿网络不合适。3. 负载动态变化过快超出LDO响应能力。1. 更换为推荐的低ESR陶瓷电容。2. 调整PNP基极的串联电阻和补偿电容用示波器观察振铃频率。3. 检查负载电流跳变速率考虑增加输出电容或使用开关稳压器替代。系统在重负载时复位1.BP网络电压被拉低。2. 某路电源瞬态响应不足导致处理器欠压复位。3. 地噪声过大干扰复位信号。1. 在重负载时用示波器捕获BP引脚电压波形。2. 在处理器电源引脚处捕获电压瞬态波形。3. 检查RESETB信号波形看是否有毛刺确保复位信号走线远离功率区域。电池电量计量不准1.BATT与BATTISNS之间的检流电阻布局错误。2. 检流电阻精度不够或温漂大。3.BATTISNSCC专用检测路径未使用或连接错误。1.重点检查确认检流电阻是否为开尔文连接。用毫欧表测量检测走线本身的电阻。2. 使用精度1%、温漂低的检流电阻。3. 确保BATTISNSCC直接连接到检流电阻的“电池侧”焊盘。32kHz时钟不准或不起振1. 晶体负载电容不匹配。2. 晶体本身不良或驱动电平过载。3.GNDRTC噪声大。1. 调整负载电容C1、C2的值通常需稍大于计算值以补偿寄生。2. 用示波器测量晶体两端波形应为纯净正弦波峰峰值约200-500mV。过大则需增大串联电阻。3. 确保GNDRTC干净远离开关电源地。5. 进阶话题动态特性在系统优化中的应用掌握了基础设计和调试后我们可以利用MC13892的动态特性来优化整个系统。5.1 利用DVS实现动态功耗管理对于给处理器核心供电的SW1和SW2其DVS功能允许在运行中动态调整输出电压。处理器在低负载时如待机、轻计算可以请求更低的电压从而大幅降低动态功耗P_dyn ∝ C * V^2 * f。实现策略电压-频率表与处理器团队协作确定每个运行频率OPP对应的最低稳定电压。这需要通过芯片特性测试Shmoo Plot来获得。平滑过渡通过SPI命令改变输出电压时MC13892会以约25mV/步的斜率渐变。你需要确保电压切换时间与处理器时钟切换同步避免在电压变化期间进行高速运算。监控与调整在系统实际运行中监控不同任务下的电流和温度。可以建立更精细的、基于温度或任务类型的DVS策略在性能和功耗间取得最佳平衡。5.2 低功耗模式下的电源门控MC13892的PWGTDRV1和PWGTDRV2引脚可以驱动外部NMOS用于关断不用的电源域。例如在深度睡眠时可以用PWGTDRV1关断给外围传感器供电的电源轨。设计要点MOSFET选型选择低导通电阻Rds(on)的NMOS以减小压降和损耗。同时其栅极电荷Qg要小以便MC13892的驱动能力可以快速开关。体二极管的影响NMOS内部存在体二极管。当电源门控关断后如果被关断的电路一侧有电压例如来自其他漏电路径体二极管可能导通导致关断不彻底。在要求严格的场合可能需要使用背对背NMOS或专门的负载开关芯片。时序电源门控的开启和关断必须纳入整体的电源时序控制中确保不会在处理器或外设未准备就绪时断电。5.3 噪声敏感电路的供电优化对于音频VAUDIO、射频PLLVPLL等对噪声极其敏感的电路除了选择高PSRR的LDO还可以后级滤波在LDO输出之后再增加一个π型滤波器铁氧体磁珠电容。磁珠在特定频率如100MHz提供高阻抗可进一步滤除来自其他开关电源的高频噪声。但要注意磁珠的直流电阻和额定电流。物理隔离在PCB布局上将这些敏感电源的走线用“壕沟”Guard Trace——即两侧和下层都是地线的走线——进行隔离防止噪声耦合。独立供电如果条件允许可以考虑用MC13892中独立的开关调节器如SW4为噪声敏感模块的模拟部分供电而不是从数字电源轨降压而来从根本上减少噪声来源。回顾整个MC13892的设计从动态参数解读到引脚连接再到PCB布局和调试每一个环节都环环相扣。数据手册上的一个数字可能对应着布局时的一毫米间距一个引脚的功能描述可能决定了你需要选择哪种类型的晶体管。处理这类高度集成的PMU最忌讳的就是“想当然”和“照搬”。必须理解每个参数背后的物理意义清楚每个引脚在系统能量流和信息流中的角色。