第12章 PCB 布局与布线12.1 关键元件优先级优先级元件约束原因P0晶振距 OSC 引脚 5mm，下方无元件起振是最底层依赖P1USB 连接器+TVS靠近板边，TVS 靠近连接器ESD 防护路径最短P2SDRAM靠近 FMC 引脚区，走线 120mm时序约束最严P3ETH RJ45+PHYPHY 在 MCU 和 RJ45 之间减少 REF_CLK 走线长度P4去耦电容每 VDD 脚 100nF 5mm降低回路电感12.2 混合布线模式信号类型谁来做关键规则USB 差分对手动全程同层，等长 0.5mm(HS)SDRAM 数据组手动分组 ±10mm，数据与地址间距 5mm时钟线手动内层走线，不走蛇形晶振区域手动下方不走任何信号线GPIO/SPI/I2C/UART自动布线器勾选"考虑阻抗要求"12.3 PCB DRC 高级功能// 创建差分对awaiteda.pcb_Drc.createDifferentialPair({positiveNet:"USB_DP",negativeNet:"USB_DM"});// 创建等长网络组（DDR数据组）awaiteda.pcb_Drc.createEqualLengthNetGroup({name:"SDRAM_DATA",nets:["D0","D1","D2","D3","D4","D5","D6","D7"],tolerance:25// ±25mil});// 创建网络类awaiteda.pcb_Drc.createNetClass({name:"POWER",nets:["VCC_3V3","GND","VBUS"],minWidth:0.5// 最小线宽 0.5mm});// PCB 自动布线awaiteda.pcb_Document.autoRouting({nets:["VCC","GND","SDA","SCL"],ignoreNets:["NC"],cornerStyle:EPCB_AutoRoutingCornerStyle.DEGREE_45,optimization:EPCB_AutoRoutingOptimization.COMPLETION});第13章 常见问题与排错13.1 连接问题问题原因解决方案Gateway 客户端数量为 0EDA 未打开项目打开项目和原理图编辑器同上run-api-gateway 未安装扩展广场搜索安装同上未勾选权限选项勾选三个权限选项同上Bridge 地址不匹配确认端口在 49620-49629 范围EDA启动!无响应Claude Code 未安装 Skill重新安装 easyeda-api-skill13.2 绘制问题问题原因解决方案元件库搜索不到LCSC 编号错误确认编号在立创商城有效API 参数报错SDK 版本差异检查 API 版本兼容性绘图失败当前窗口非原理图编辑器切换到原理图编辑器连线错乱管脚名不匹配核对管脚名与库器件一致布局不合理锚点布局局限人工微调13.3 调试技巧