相关阅读Design Compilerhttps://blog.csdn.net/weixin_45791458/category_12738116.html?spm1001.2014.3001.5482有一类信号由于其自身高扇出的特性需要使用树形结构来满足其DRC/时序约束的要求比如时钟信号还有复位和扫描使能信号等。对于复位和扫描使能信号拓扑模式的Design Compiler会自动进行高扇出网络综合Automatic High-Fanout Synthesis(AHFS)如果使用线负载模式的Design Compiler虽然也会对复位和扫描使能信号进行缓冲但最好使用set_ideal_network命令设置理想网络将缓冲推迟到物理实现阶段解决因为线负载模型在扇出很大时尤其不准确且Design Compiler对于超过high_fanout_net_threshold变量默认值为1000限制的高扇出线网会使用简化的模型计算线网互连负载和引脚负载以及延迟并给出TIM-134和TIM-135警告。本文将只讨论时钟树在综合时的特性。由于综合工具不进行时钟树综合(Clock Tree Synthesis(CTS)但是还是有可能在时钟路径上插入反相器比如需要用上升沿触发器实现下降沿触发效果时)在使用物理实现工具如IC Compiler II进行时钟树综合前设计中所有的时钟都是理想时钟其时钟偏移、时钟抖动、时钟延迟、时钟转换时间由set_clock_uncertainty、set_clock_latency、set_clock_transition命令直接设置与触发器时钟引脚直接相连的时钟路径上的DRC约束不会被检查除此之外常量线网的DRC约束也是如此下面展示了一个简单的例子。图1 简单的例子综合前dc_shell set_max_capacitance 0.0000001 [get_ports clk] dc_shell create_clock -period 10 [get_ports clk] // 必须定义时钟否则无法识别时钟路径 dc_shell compile dc_shell report_net [get_nets clk] **************************************** Report : net Design : dff Version: W-2024.09-SP2 Date : Thu Nov 6 16:46:58 2025 **************************************** Operating Conditions: fast Library: fast Wire Load Model Mode: top Attributes: dr - drc disabled Net Fanout Fanin Load Resistance Pins Attributes -------------------------------------------------------------------------------- clk 16 1 0.03 0.00 17 dr -------------------------------------------------------------------------------- Total 1 nets 16 1 0.03 0.00 17 Maximum 16 1 0.03 0.00 17 Average 16.00 1.00 0.03 0.00 17.00 dc_shell report_constraint -max_capacitance **************************************** Report : constraint -max_capacitance Design : dff Version: W-2024.09-SP2 Date : Thu Nov 6 16:44:19 2025 **************************************** Constraint Cost ----------------------------------------------------- max_capacitance 0.00 (MET)图2 简单的例子综合后从上面的例子中可以看出即使线网clk不满足DRC约束的要求综合工具在综合时也并没有插入缓冲器来进行修复代价函数中也并没有包含DRC违例。但是在某些情况下综合工具还是会在时钟路径上插入缓冲器对于那些与触发器时钟引脚不直接相连的时钟路径就是如此如图3所示。图3 时钟路径上的DRC修复在这种情况下推荐使用set_auto_disable_drc_nets -on_clock_network true命令进行设置这样整个时钟路径都会被禁止DRC约束检查如图4所示。图4 禁止整个时钟路径上的DRC约束检查除了set_auto_disable_drc_nets命令之外还有两个命令可以用来禁止缓冲器插入但它们或多或少存在一些问题下面将分别讨论。set_dont_touch_network有关set_dont_touch_network命令的详细介绍可见下面这篇博客。SDC命令详解使用set_dont_touch_network命令进行约束https://blog.csdn.net/weixin_45791458/article/details/154078168?spm1001.2014.3001.5501set_dont_touch_network命令可以将当前设计中的一组端口、引脚或时钟标记为dont_touch网络源设置端口、引脚或时钟对象的dont_touch_network属性为true且dont_touch属性会沿着组合逻辑进行传播这会阻止对整个时钟路径进行逻辑的添加、删除或尺寸调整从而禁止缓冲器插入。但是该命令无法禁止整个时钟路径上的DRC约束检查因此综合工具会报告出现DRC违例。该命令还有一些副作用它可能会影响一些数据路径在时钟作为数据使用的情况下的优化详细介绍可见下面这篇博客。静态时序分析时钟标记作为数据使用的时钟及其分析方式https://chenzhang.blog.csdn.net/article/details/146268285set_ideal_network有关set_ideal_network命令的详细介绍可见下面这篇博客。SDC命令详解使用set_ideal_network命令进行约束https://blog.csdn.net/weixin_45791458/article/details/146082417?spm1001.2014.3001.5501set_ideal_network命令可以将当前设计中的一组端口或引脚标记为理想网络源设置端口或引脚对象的ideal_network_source属性为true且在一定情况下理想属性会沿着组合逻辑进行传播所有理想网络中的单元和线网都会被设置dont_touch属性这会阻止对整个时钟路径进行逻辑的添加、删除或尺寸调整从而禁止缓冲器插入同时理想网络也会被禁止DRC约束检查。与set_dont_touch_network命令类似该命令的副作用也是可能会影响一些数据路径在时钟作为数据使用的情况下的优化。下面针对这个副作用给出一个简单的例子。图5 针对副作用的简单例子综合前从上面的例子中可以看出设计的时钟端口不仅连接到了触发器时钟引脚还连接到了触发器的数据引脚因此时钟作为数据使用了。下面展示了使用set_dont_touch_network命令进行约束的结果由于数据路径上的扇出过大综合工具报告出现了DRC违例。dc_shell set_max_fanout 2 [current_design] dc_shell create_clock -period 10 [get_ports clk] // 必须定义时钟否则无法识别时钟路径 dc_shell set_dont_touch_network [get_ports clk] dc_shell compile dc_shell report_constraint -max_fanout **************************************** Report : constraint -max_fanout Design : simple_register Version: W-2024.09-SP2 Date : Thu Nov 6 18:53:14 2025 **************************************** Constraint Cost ----------------------------------------------------- max_fanout 1.00 (VIOLATED)图6 使用set_dont_touch_network命令约束的综合结果下面展示了使用set_ideal_network命令进行约束的结果。dc_shell set_max_fanout 2 [current_design] dc_shell create_clock -period 10 [get_ports clk] // 必须定义时钟否则无法识别时钟路径 dc_shell set_ideal_network [get_ports clk] dc_shell set_ideal_network [get_ports d] // 为了传播理想属性 dc_shell compile dc_shell report_constraint -max_fanout **************************************** Report : constraint -max_fanout Design : simple_register Version: W-2024.09-SP2 Date : Thu Nov 6 19:15:12 2025 **************************************** Constraint Cost ----------------------------------------------------- max_fanout 0.00 (MET)图7 使用set_ideal_network命令约束的综合结果下面展示了使用set_auto_disable_drc_nets命令进行约束的结果。dc_shell set_max_fanout 2 [current_design] dc_shell create_clock -period 10 [get_ports clk] // 必须定义时钟否则无法识别时钟路径 dc_shell set_auto_disable_drc_nets -on_clock_network true dc_shell compile dc_shell report_constraint -max_fanout图8 使用set_auto_disable_drc_nets命令约束的综合结果除了时钟信号set_auto_disable_drc_nets命令还可以用来控制是否检查扫描使能信号默认为是和常量线网默认为否的DRC约束。