1. 项目概述为什么我们需要一颗“安静”的电源在电子系统设计中电源就像人体的心脏和血管为每一个功能模块输送能量。但并非所有能量都是“纯净”的。想象一下你正在一个安静的图书馆里阅读突然旁边有人开始大声喧哗或播放带有杂音的音乐你的阅读效率和体验必然会大打折扣。对于模拟前端、高速ADC、精密传感器、锁相环或射频模块这些“听觉”异常敏锐的电路来说来自电源的噪声和纹波就是这种令人烦躁的“背景噪音”。这就是低压差线性稳压器LDO的价值所在。与开关电源DC-DC通过快速开关产生能量不同LDO像一个精密、线性的“阀门”通过内部调整管的线性调节将较高的输入电压“平滑”地降压到所需的稳定电压。这个过程没有高频开关动作因此理论上可以产生极其干净、噪声极低的输出电压。然而现实中的LDO也并非完美无瑕其内部基准源、误差放大器以及输入电源本身的噪声都可能耦合到输出端。因此衡量一颗LDO优劣的核心指标除了基本的压差、负载能力就是输出噪声和电源抑制比PSRR。输出噪声衡量的是LDO自身产生的“底噪”单位通常是微伏有效值µVrms或噪声频谱密度nV/√Hz。而PSRR则衡量LDO抵抗输入电源上噪声“污染”的能力单位是分贝dB数值越高抑制能力越强。一颗优秀的LDO必须在这两方面都表现出色。德州仪器TI的TPS7A84正是为应对这种严苛的“静音”需求而生的高性能LDO。它集成了低噪声基准、高增益误差放大器并创新性地引入了PSRR增强电路和独特的可编程输出ANY-OUT网络。在接下来的内容里我将结合多年的电源设计经验为你深入拆解这颗芯片的每一个设计巧思并分享从选型、计算到布局布线的全流程实战要点让你不仅能看懂数据手册更能真正用好这颗“电源净化器”。2. TPS7A84核心特性与设计思路拆解拿到一颗芯片我们首先要理解设计者的意图和它瞄准的应用场景。TPS7A84的定位非常清晰为对电源质量有极致要求的系统提供高精度、超低噪声、高PSRR的3A电流解决方案。它的设计思路围绕几个核心矛盾展开如何在保证大电流输出的同时降低噪声如何在宽输入电压范围内维持高PSRR如何简化输出电压设置以提升系统精度和可靠性2.1 架构总览与核心矛盾解决TPS7A84的功能框图揭示了其内部精密的架构。核心是一个由高增益误差放大器驱动的调整管Pass FET。误差放大器的一个输入端连接内部0.8V的精密低噪声基准源VREF另一端则连接反馈网络FB引脚。任何输出电压的微小偏差都会被放大并驱动调整管进行补偿从而形成稳定的闭环。然而传统的LDO架构面临几个挑战基准源噪声被放大内部基准源自身的噪声会通过误差放大器直接增益到输出端成为输出噪声的主要来源之一。误差放大器噪声误差放大器本身也会产生噪声。输入噪声抑制能力有限在高频段几百kHz到MHz传统LDO的环路增益下降导致PSRR急剧恶化而这里恰恰是许多开关电源的开关频率所在区域。低压差与性能的矛盾当输入输出电压差VIN - VOUT很小时调整管可用的“净空”很小这会限制误差放大器的摆幅和性能导致噪声和PSRR指标下降。TPS7A84通过一系列创新设计来应对这些挑战低噪声基准与双电容滤波针对基准源和误差放大器噪声它引入了NR/SS和FF两个关键电容引脚。CNR/SS电容与内部电阻构成低通滤波器直接滤除基准源的噪声。CFF电容则从输出端前馈信号到反馈端用于补偿环路优化中频段的噪声和PSRR性能。创新的PSRR增强电路在200kHz至1MHz这个关键频段TPS7A84内部集成了一个特殊的“PSRR Boost”电路。这本质上是一个辅助的反馈或前馈路径能在主环路增益下降时额外提供对输入噪声的抑制能力从而在开关电源噪声最集中的频段依然保持很高的PSRR。这是它区别于许多竞品的杀手锏。偏置BIAS轨设计为了解决低压差LILO条件下的性能衰减问题TPS7A84增加了一个独立的BIAS引脚。当VIN较低例如低于2.2V时可以外接一个更高的电压如3.3V或5V到BIAS引脚。内部电路会通过一个电源多路复用器MUX和电荷泵选择VIN和VBIAS中较高的一个并将其升压最高约8V来为内部误差放大器等电路供电。这相当于给核心控制电路提供了独立的、更“宽松”的电源确保了即使在VIN-VOUT压差很小的情况下内部电路仍有充足的工作余量从而维持了优异的噪声和PSRR性能。2.2 可编程输出ANY-OUT网络的精妙之处传统LDO通过外部分压电阻设置输出电压这引入了电阻精度、温漂和PCB布局寄生效应带来的误差。TPS7A84的ANY-OUT网络将精密匹配的电阻网络集成到了芯片内部。这个网络由一系列二进制加权的精密电阻组成单位电阻R6.05kΩ。通过将特定的ANY-OUT引脚如50mV 100mV 200mV 400mV 800mV 1.6V连接到地GND就可以在0.8V基准电压上累加这些电压值从而在0.8V至3.95V范围内以50mV的步进精确设置输出电压。为什么这样做更好匹配精度高芯片内部的电阻是通过半导体工艺同时制造的它们之间的比例精度远高于外部分立电阻的绝对精度。即使绝对阻值有偏差比例关系也极其稳定这意味着输出电压的精度和温度稳定性主要取决于内部0.8V基准源的质量而这正是芯片的强项。节省空间与BOM无需外部两颗分压电阻节省了PCB面积和物料成本。灵活性引脚可以通过0Ω电阻、跳线或MCU的GPIO来控制方便在同一个PCB设计上实现多种电压输出配置非常适合原型验证或可配置产品。一个关键细节数据手册提到内部电阻的比例匹配精度极高但绝对阻值可能显著偏离标称值。这意味着虽然用ANY-OUT网络设置的电压步进非常准但如果你试图通过测量FB引脚电压并用外部电阻公式反推R1/R2的值可能会得到与标称6.05kΩ差异很大的结果。但这并不影响输出电压的准确性因为最终决定VOUT的是VREF * (1 R1/R2)而R1/R2的比例是精准的。2.3 其他关键功能模块的价值电源良好PG输出这是一个开漏输出引脚当输出电压达到设定值的约91.3%时会变为高阻态通常外接上拉电阻表示“电源好”。这对于需要严格上电时序的系统至关重要例如先让模拟电源稳定再开启数字电路。可编程软启动Soft-Start通过NR/SS引脚上的电容CNR/SS来设定输出电压的上升时间。这能有效限制启动时的浪涌电流防止输入电压被拉低对于给大容量负载如FPGA供电的场景是必备功能。内部电流限制与热保护提供输出短路和过流保护。折返式限流特性在输出严重短路时能降低功耗。结温超过160°C典型值会触发关断降温到140°C后恢复提供了最后的安全屏障。3. 核心外围电路设计与参数计算实战理解了芯片的“内力”下步就是为其搭建合适的“外部经脉”——外围电路。这里的每一个元件选择都直接影响最终性能。3.1 输入与输出电容稳定与滤波的基石TPS7A84设计使用低ESR的陶瓷电容。这是现代电源设计的标准选择但里面有诸多门道。输入电容CIN作用提供局部储能降低电源路径的阻抗抑制来自前级电源尤其是DC-DC转换器的开关噪声和纹波。同时在负载瞬变时它能提供快速的电流响应。选型建议官方推荐最小有效容值为5μF即考虑到直流偏压和温度衰减后实际容值至少为5μF。通常我们会放置一个≥10μF的陶瓷电容例如一个0805或1206封装的10μF/16V X7R或X5R电容。关键陷阱直流偏压效应这是使用陶瓷电容最容易被忽略的一点。一个标称10μF/16V的X7R电容在施加5V直流电压后其实际容值可能下降50%甚至更多。因此选择额定电压裕量足够的电容如用16V电容用于5V系统并查阅其直流偏压特性曲线至关重要。对于输入电压较高的应用可能需要并联多个电容或选择额定电压更高的型号来保证有效容值。布局必须尽可能靠近芯片的IN和GND引脚放置回流路径要短而粗以最小化寄生电感。过长的走线电感会与电容形成谐振在高频时反而增加阻抗。输出电容COUT作用决定环路的稳定性、影响瞬态响应并且是滤除高频噪声的最后一道关口。TPS7A84需要至少22μF的有效输出电容来保证稳定。选型与组合策略官方提供了一个优化PSRR的经典方案并联使用不同容值的电容。例如采用1个47μF 2个10μF的0805陶瓷电容组合。47μF电容提供大的体电容保证低频段的环路稳定性和负载瞬态响应。两个10μF电容它们通常具有比大容量电容更好的高频特性ESL更小。多个电容并联可以降低等效ESR和ESL拓宽低阻抗频带。更重要的是这种组合能有效覆盖400kHz-700kHz这个常见的开关电源噪声频段最大化PSRR性能。计算与验证假设我们设计一个5V输出、3A负载的应用。首先根据负载瞬态要求估算所需电容。假设允许输出电压瞬态跌落ΔV为50mV负载阶跃ΔI为3A响应时间t为芯片的带宽决定约几十微秒量级。根据公式C ≥ ΔI * t / ΔV可以粗略估算所需电容。但这通常不是瓶颈稳定性所需的最小电容22μF和优化PSRR的推荐组合471010≈67μF已远超瞬态需求。因此重点应放在电容的材质、封装和布局上。布局铁律输出电容必须紧靠芯片的OUT和GND引脚。每个电容的GND端最好直接通过过孔连接到电源地平面形成最短的回路。3.2 噪声抑制与软启动电容CNR/SSNR/SS引脚上的电容CNR/SS身兼两职噪声滤波和软启动定时。作为噪声滤波器它与内部一个约250kΩ的电阻RNR构成一阶低通滤波器其截止频率f_cutoff 1 / (2π * RNR * CNR/SS)。这个滤波器的作用是滤除内部0.8V基准源产生的低频噪声主要是1/f噪声。基准源的噪声会被误差放大器以VOUT / 0.8V的倍数增益到输出。因此输出越高基准噪声的影响越大。选型计算若要有效滤除100Hz以下的噪声可设定截止频率为10Hz。代入公式CNR/SS 1 / (2π * 250kΩ * 10Hz) ≈ 0.064μF 64nF。我们可以选择一个标准的100nF0.1μF电容此时截止频率约为6.4Hz能很好地抑制低频噪声。对于要求极高的应用可以使用1μF的电容将截止频率推到0.64Hz。作为软启动定时器软启动时间t_ss由公式t_ss (VNR/SS * CNR/SS) / INR/SS决定。其中VNR/SS是内部基准电压0.8VINR/SS是内部对CNR/SS的充电电流典型值为6.2μA。计算示例如果我们选择CNR/SS为100nF则软启动时间t_ss (0.8V * 0.1e-6 F) / 6.2e-6 A ≈ 0.0129秒 12.9毫秒。设计考量软启动时间需要根据负载特性来设定。对于给大容量MLCC或钽电容负载供电需要较长的软启动时间来限制浪涌电流。对于快速上电要求的系统则可以减小电容。一个重要的经验法则是软启动时间应大于输出电容的充电时间常数R_load * COUT以确保平稳启动。3.3 前馈电容CFF的利与弊前馈电容CFF连接在OUT和FB引脚之间。它是一个强大的优化工具但使用不当也会带来问题。工作原理它在反馈环路中引入了一个零点和一个极点。适当选择CFF值可以将零点置于环路增益交越频率附近用于补偿由输出电容的ESR引起的相位滞后从而扩展环路带宽。更宽的带宽意味着更快的瞬态响应和更高的中频段PSRR。好处官方推荐使用10nF的CFF来优化噪声和PSRR性能。它能有效提升几百kHz频段的PSRR这对于抑制开关电源的开关噪声特别有效。潜在问题启动异常如果CFF值过大远大于CNR/SS在启动时由于CFF的快速充电可能导致FB引脚电压瞬间被拉高使得误差放大器误认为输出已达标从而暂停驱动调整管造成输出电压“台阶”或启动延迟。影响Power-Good信号PG电路监测的是FB引脚电压。过大的CFF同样会导致FB电压在启动初期异常可能使PG信号提前置位错误地指示电源已稳定。黄金法则为确保可靠启动和PG功能正常应保证CFF的时间常数小于CNR/SS的时间常数。更保守的做法是遵循数据手册建议使用10nF或更小的值除非你通过实验仔细验证了更大电容的启动波形。3.4 偏置BIAS电路何时用怎么用BIAS引脚是解锁TPS7A84全性能的关键尤其是在低压差LILO条件下。何时必须使用BIAS当输入电压VIN 1.4V时必须提供≥3.0V的BIAS电压。当1.4V ≤ VIN ≤ 2.2V时强烈建议使用BIAS电压如3.3V或5V以获得最佳的直流和交流性能低噪声、高PSRR。当VIN 2.2V时可以不使用BIAS芯片内部由输入电压经电荷泵升压后供电性能依然良好。BIAS电源的要求BIAS引脚消耗的静态电流典型值为2.3mA。为其配置一个0.1μF到1μF的本地去耦电容CBIAS即可对BIAS电源的噪声和纹波要求不高一个普通的LDO或DC-DC输出即可满足。上电时序要求重点当使用BIAS电源时必须遵守上电时序EN引脚的使能信号必须在VIN稳定之后才变为高电平。如果EN先于VIN变高可能会导致内部电路状态异常。数据手册提供了两种解决方案如果EN信号来自前级DC-DC的PG电源好信号直接将PG通过上拉电阻连接到VIN即可这自然保证了时序。如果EN信号来自MCU等可能先于VIN就绪的信号源则需要将MCU的推挽输出转换为开漏输出并用一个上拉电阻拉到VIN。这样即使MCU提前输出高电平只要VIN为低EN引脚仍被拉低只有VIN上电后EN才会被上拉至高电平。4. ANY-OUT网络配置与输出电压设置详解这是TPS7A84最具特色的功能我们来彻底搞懂它。4.1 标准配置0.8V - 3.95V 50mV步进ANY-OUT网络包含6个编程引脚Pin5 6 7 9 10 11分别对应50mV 100mV 200mV 400mV 800mV 1.6V的电压增量。Pin2SNS是反馈检测点通常直接连接到输出或通过一个滤波电容连接到输出。设置规则非常简单将你需要的电压增量对应的引脚连接到GND激活不需要的引脚悬空Open。输出电压 0.8V内部基准 所有接地引脚对应的电压值之和。实战配置示例需求输出1.2V。1.2V - 0.8V 0.4V。查看增量表0.4V对应的是Pin9400mV。因此只需将Pin9连接到GND其他编程引脚悬空。需求输出3.3V。3.3V - 0.8V 2.5V。我们需要组合出2.5V1.6VPin11 0.8VPin10 0.1VPin6 2.5V。因此将Pin11 Pin10 Pin6连接到GND其他悬空。需求输出0.8V。不需要任何增量所有编程引脚全部悬空即可。PCB设计技巧对于需要固定电压的产品可以在PCB上直接将对应的引脚通过走线连接到GND。对于需要调试或可配置的产品可以在每个编程引脚到GND之间放置一个0Ω电阻作为跳线。通过焊接或移除这些0Ω电阻来配置电压非常灵活。4.2 高分辨率模式连接SNS引脚标准模式的步进是50mV。但在一些低压差、低输出电压LILO的应用中可能需要更精细的电压调整例如以25mV为步进。实现方法将某个ANY-OUT引脚通常是800mV引脚即Pin10连接到SNS引脚Pin2而不是GND。工作原理连接SNS会改变内部反馈电阻网络的比例等效于减小了上分压电阻R1的值。根据公式VOUT VREF * (1 R1/R2)在VREF和R2不变的情况下减小R1会降低输出电压的步进幅度。效果与限制效果例如将800mV引脚连接到SNS后所有电压增量减半50mV变为25mV 100mV变为50mV 200mV变为100mV 400mV变为200mV 1.6V变为800mV。50mV引脚不再可用。限制输出电压范围会发生变化。使用此模式后可编程的输出电压范围变为两段0.8V - 1.175V 和 1.6V - 1.975V。你无法再得到1.2V至1.6V之间的电压。应用场景当你需要为一个核心电压为0.9V或1.0V的微处理器供电并且希望有更精细的电压调整能力以优化性能和功耗时这个模式非常有用。4.3 外部电阻调整模式突破3.95V上限ANY-OUT网络的最高输出电压是3.95V。如果需要输出4.5V或5.0V等更高电压就必须使用外部电阻分压网络。连接方式断开内部ANY-OUT网络所有编程引脚悬空在OUT引脚和FB引脚之间连接电阻R1在FB引脚和GND之间连接电阻R2。SNS引脚直接连接到OUT引脚或通过CFF连接。计算公式VOUT 0.8V * (1 R1 / R2)电阻选型要点精度与温漂选择1%精度、低温度系数的电阻如薄膜电阻。阻值范围为保证反馈电流足够大5μA以获得良好的直流精度电阻值不宜过大。TI推荐R1使用12.1kΩ这是一个经过优化的值能在噪声、PSRR和功耗间取得平衡。然后根据公式计算R2R2 0.8V * R1 / (VOUT - 0.8V)。计算实例输出5.0V设R1 12.1kΩ。R2 0.8V * 12.1kΩ / (5.0V - 0.8V) ≈ 0.8 * 12100 / 4.2 ≈ 2305Ω。查找E96系列标称值2.32kΩ或2.37kΩ见数据手册推荐表是接近的选择。实际输出电压需用所选电阻的精确值复核。5. 布局布线、调试与故障排查实录再好的设计糟糕的布局也会毁掉性能。对于TPS7A84这样的高性能LDOPCB布局是成败的关键。5.1 PCB布局黄金法则电源路径最短最粗原则输入回路前级电源 - 输入电容CIN紧靠IN引脚- 芯片IN引脚。CIN的GND端通过最短路径多个过孔连接到芯片下方的接地焊盘PowerPAD和完整的地平面。输出回路芯片OUT引脚 - 输出电容COUT紧靠OUT引脚- 负载。COUT的GND端同样以最短路径接地。这些路径的走线要尽可能宽以减小寄生电阻和电感。对于3A电流建议走线宽度至少满足100mil/oz的载流能力并优先使用电源平面。接地是艺术的灵魂芯片底部的散热焊盘PowerPAD必须良好接地。它不仅是散热的主要通道也是噪声泄放的关键路径。务必使用多个通孔阵列将其牢固地连接到内部地平面。采用单点星型接地或分区接地理念。让所有小信号地如CFF CNR/SS FB分压电阻的地先汇聚到芯片的GND引脚或PowerPAD这个“星点”再连接到主地平面。避免大电流的输入输出回流路径穿过敏感的小信号地线。敏感信号线的保护FB引脚走线这是反馈节点极其敏感。走线必须短而直远离任何开关信号线、时钟线或电源走线。最好用地线包围Guard Ring进行屏蔽。如果使用外部电阻R1和R2应尽可能靠近FB引脚放置。NR/SS引脚走线连接到CNR/SS电容的走线也应尽量短避免引入噪声。BIAS引脚虽然对噪声不敏感但其去耦电容CBIAS也应靠近引脚放置。散热设计TPS7A84能承受的最大功耗为(VIN - VOUT) * IOUT。在3A输出、压差较大的情况下功耗可观。除了利用好PowerPAD并连接到地平面散热外如果功耗超过1W强烈建议在芯片顶部增加额外的散热铜皮并通过通孔连接到内部地平面以增加散热面积。在空间允许的情况下甚至可以添加小型散热片。5.2 上电调试与关键波形测量焊接完成后不要急于接负载先进行空载上电测试。静态测试确认输入电压、BIAS电压如果使用、EN信号符合预期。缓慢上电用万用表测量输出电压是否与设定值一致在1%误差范围内。测量静态电流输入电流应与数据手册的静态电流参数几十mA量级取决于VIN和是否使用BIAS相符。动态测试与波形观测需要示波器启动波形使用示波器探头设置为高阻抗、10:1衰减并打开带宽限制以降低噪声观察OUT引脚电压。你应该看到一个平滑、单调上升的波形上升时间由CNR/SS决定。检查是否有过冲、振铃或台阶。噪声测量测量输出噪声需要技巧。将示波器设置为交流耦合带宽限制到20MHz使用尽可能短的接地弹簧而不是长长的地线夹。测量峰峰值噪声和有效值噪声。在TPS7A84的输出端空载时噪声通常在几十微伏RMS量级。更精确的测量需要使用专业的低噪声放大器和高分辨率示波器或频谱分析仪。负载瞬态响应这是检验LDO性能的“大考”。使用电子负载或MOSFET开关电路在输出端施加一个快速的电流阶跃例如从0A跳到3A上升时间1μs。观察输出电压的跌落Undershoot和过冲Overshoot以及恢复时间。优秀的LDO应表现出跌落小、恢复快、无持续振荡的特性。TPS7A84配合足够的输出电容通常表现优异。PSRR测量这需要信号发生器和频谱分析仪。在输入电压上叠加一个小的交流信号如100mVpp的正弦波然后在输出端测量该频率成分的衰减。但更实际的方法是在实际的开关电源输入条件下用示波器观察输出纹波的大小。5.3 常见问题与故障排查速查表以下是我在实际项目中遇到的一些典型问题及解决方法现象可能原因排查步骤与解决方案无输出电压1. EN引脚未使能或电压不足。2. VIN或BIAS压未达到UVLO阈值。3. 输出短路或过载触发限流。4. 芯片损坏ESD 反接等。1. 测量EN引脚电压确保高于1.1V典型值。检查上拉电阻或MCU驱动。2. 测量VIN和BIAS若使用电压确保高于最小工作电压VIN≥1.1V 使用BIAS时需≥3.0V。3. 断开负载测量OUT对地电阻检查是否短路。空载上电测试。4. 检查电源是否反接焊接是否良好。更换芯片。输出电压不正确1. ANY-OUT引脚配置错误。2. 外部反馈电阻值错误或焊接问题。3. FB引脚走线过长引入噪声或拾取干扰。4. 负载过重导致压差不足LDO进入dropout状态。1. 对照数据手册表8-3用万用表检查每个ANY-OUT引脚是接地还是悬空。2. 仔细核对R1 R2阻值测量FB引脚电压是否为0.8V误差范围内。3. 检查FB走线确保短且远离噪声源。可在FB引脚就近添加一个10pF-100pF的小电容到地滤波但可能影响瞬态响应。4. 测量VIN - VOUT压差确保大于芯片的Dropout电压见数据手册曲线与电流有关。输出噪声大1. 输入电源噪声大如DC-DC纹波。2. CNR/SS电容未接、容值太小或损坏。3. CFF电容过大导致启动异常或未接导致中频PSRR不佳。4. 输出电容ESR过高或容值不足。5. PCB布局差特别是输入/输出回路长地平面不完整。6. 在低压差LILO条件下未使用BIAS。1. 在LDO输入端增加π型滤波器如铁氧体磁珠电容。确保前级DC-DC工作正常。2. 检查CNR/SS电容焊接尝试增大其容值如从100nF增至1μF。3. 检查CFF电容推荐使用10nF。如果未接请加上。如果接了很大如100nF观察启动波形考虑减小或移除。4. 确认输出电容为低ESR陶瓷电容且容值足够。尝试并联多个不同容值的电容。5. 审视PCB优化布局确保关键路径短接地良好。6. 当VIN 2.2V时务必提供BIAS电压如3.3V。芯片发热严重1. 功耗过大Pd (VIN - VOUT) * IOUT。2. 散热不良PowerPAD未焊接好或未连接足够散热过孔。3. 环境温度过高或通风差。4. 持续处于限流或短路状态。1. 计算实际功耗。若过高考虑降低输入电压、提高输出电压如果允许或降低负载电流。2. 用热像仪或手触摸检查芯片温度。重新焊接PowerPAD增加散热过孔和顶层铜皮面积。3. 改善系统通风。4. 检查负载是否短路或过载。Power-Good信号异常1. PG引脚上拉电阻值不合适超出10kΩ-100kΩ范围。2. CFF电容过大导致启动时FB电压异常PG误动作。3. 轻载条件下输出电容维持电压导致UVLO时PG不置位这是正常现象。1. 测量PG引脚上拉电阻确保在推荐范围内。2. 检查CFF电容值确保其时间常数小于CNR/SS。可尝试减小CFF或增大CNR/SS。3. 在轻载应用下理解PG此行为是正常的。如需精确监控可外接电压监测芯片如TPS3702。使用BIAS时无法启动违反了上电时序EN信号在VIN稳定之前就变高了。检查EN信号源。如果来自MCU确保已按图8-7改为开漏输出并上拉到VIN。如果来自DC-DC的PG确认连接正确。用示波器同时捕获VIN BIAS EN的时序波形进行验证。最后一点个人心得高性能LDO的调试示波器是你的眼睛。不要只相信万用表的读数。多观察启动、关断、负载瞬变时的波形细节很多问题如振荡、过冲、噪声在波形上一目了然。对于噪声将示波器探头地线夹取下使用自带的接地弹簧能显著提高测量准确性。TPS7A84是一颗非常强大的芯片只要理解了它的原理遵循数据手册的指导并做好PCB布局它就能为你的敏感电路提供一个极其安静、稳定的“能量源泉”。