1. 项目概述与核心价值在汽车电子、工业相机和机器视觉领域我们经常面临一个头疼的问题如何把摄像头传感器产生的海量像素数据稳定、可靠且低成本地传输到几米甚至十几米外的处理单元传统的并行总线方案动辄需要十几甚至几十根线缆不仅布线复杂、成本高昂更致命的是长距离传输时信号完整性会急剧恶化电磁干扰EMI问题也让人抓狂。FPD-Link III技术就是为了解决这个痛点而生的。它本质上是一对串行器Serializer和解串器Deserializer也就是我们常说的SerDes芯片组。它的工作方式非常巧妙在发送端摄像头侧串行器如DS90UB913Q-Q1将并行的像素数据、行场同步信号HSYNC/VSYC甚至I2C控制信号全部“打包”进一对高速的差分信号线中进行传输在接收端ECU或处理器侧解串器如DS90UB914Q-Q1则负责将这串高速数据流完美地“解包”恢复出原始的并行数据和时钟。这样一来复杂的多线并行接口被精简为一对同轴电缆或双绞线布线难度、成本和EMI问题都得到了质的改善。DS90UB913Q-Q1和DS90UB914Q-Q1这对芯片是TI FPD-Link III家族中的明星产品尤其通过了AEC-Q100车规认证在车载环视、ADAS前视摄像头等对可靠性要求极高的场景中应用广泛。它们不仅支持最高12位数据深度和超过1Gbps的串行数据率还集成了一个双向的低速控制通道Back Channel允许主机通过同一对线缆反向控制摄像头传感器实现了真正的单线缆数据与控制一体化传输。然而功能强大的芯片也意味着复杂的配置。刚接触这套芯片时我被其多样的工作模式外部振荡器模式、PCLK模式、灵活的GPIO映射、内置自检BIST以及密密麻麻的寄存器搞得有点晕。官方数据手册虽然详尽但更像一本字典缺乏一个从系统设计到调试排错的连贯视角。本文将结合我多次在车载摄像头项目中的实战经验为你深入拆解DS90UB91xQ-Q1芯片组的功能模式选择、关键寄存器配置逻辑以及BIST功能的实操要点。无论你是正在选型评估还是已经进入调试阶段遇到了图像不稳定、控制不通等问题相信这里的细节和“踩坑”记录都能给你带来直接的帮助。2. 核心功能模式深度解析与选型考量芯片的功能模式是其工作的基石选错了模式后续所有工作都可能徒劳。DS90UB91xQ-Q1芯片组主要涉及两大类模式配置一是时钟源模式决定芯片的“心跳”从哪里来二是数据格式模式决定芯片如何“打包”数据。这两者通常通过硬件引脚MODE Pin的上拉/下拉电阻来设定是硬件设计阶段就必须敲定的关键决策。2.1 时钟源模式外部振荡器 vs. 像素时钟PCLK模式这是第一个分水岭决定了串行器的参考时钟来源直接影响系统时钟架构和布线。2.1.1 外部振荡器模式 (External Oscillator Mode)在这种模式下串行器DS90UB913Q-Q1需要一个独立的外部晶振或时钟发生器提供参考时钟。具体连接方式是外部振荡器的输出连接到串行器的GPO3引脚此时GPO3作为输入功能而串行器的GPO2引脚则会输出一个经过内部PLL分频后的时钟反馈给图像传感器作为其像素时钟PCLK的参考源。工作原理外部振荡器信号进入串行器后会经过一个固定的分频器÷2。芯片内部PLL会锁定这个分频后的时钟并以此为基础产生高速串行链路所需的时钟。同时分频前的时钟即外部振荡器频率或分频后的时钟外部振荡器频率/2会从GPO2输出驱动图像传感器。时钟比率要求关键这是最容易出错的地方。芯片对传感器像素时钟PCLK频率与外部振荡器频率的比率有严格规定10-bit 模式PCLK频率 / 外部振荡器频率 2。例如外部振荡器用48MHz那么传感器必须输出96MHz的PCLK。12-bit 高频模式PCLK频率 / 外部振荡器频率 1.5。例如外部振荡器用48MHz传感器PCLK必须是72MHz。硬件配置将串行器的MODE引脚通过一个4.7 kΩ的电阻下拉到地RMODE4.7kΩ同时通过一个10 kΩ电阻上拉到1.8V的VDD非VDDIO。应用场景与优缺点优点时钟源独立不受传感器PCLK抖动的影响链路时钟更纯净。适合对时钟抖动非常敏感或传感器本身无法提供稳定PCLK如某些工作模式的场景。缺点需要额外一颗振荡器增加BOM成本和PCB面积。必须严格满足上述时钟比率限制了传感器PCLK频率的选择自由度。实战注意务必确认你选用的图像传感器支持由外部时钟驱动并能精确产生所需比率的PCLK。计算时请使用标称值并预留一定余量。2.1.2 像素时钟PCLK模式这是更常用、也更简单的模式。串行器直接使用图像传感器产生的像素时钟PCLK作为其参考时钟。工作原理传感器的PCLK直接输入到串行器。串行器内部的PLL直接锁定这个PCLK并以其为基准产生串行链路时钟。此时串行器的GPO2和GPO3引脚可以解放出来作为普通的GPIO使用或者用于传输同步信号如FV/LV。硬件配置将串行器的MODE引脚通过一个100 kΩ的电阻下拉到地RMODE100kΩ同样通过10 kΩ电阻上拉到1.8V VDD。应用场景与优缺点优点省去外部振荡器降低成本简化设计。传感器PCLK频率选择更灵活只要在芯片支持的PCLK范围内即可如10-bit模式支持20-100 MHz。缺点链路时钟质量直接依赖于传感器PCLK的质量。如果传感器PCLK抖动较大可能会影响串行链路的长距离稳定性和接收端眼图质量。实战注意务必查阅传感器数据手册确认其PCLK的输出抖动Jitter参数特别是高频下的性能。在PCB布局时要特别关注传感器PCLK到串行器输入引脚的走线尽量短且远离噪声源。模式选择心法对于大多数车载摄像头应用如果传感器PCLK质量可靠通常来自传感器内部PLL且抖动较低优先选择PCLK模式简单可靠。只有在传感器PCLK不达标、或系统有特殊同步需求如多个摄像头需要严格同步时才考虑使用外部振荡器模式来提供全局时钟源。2.2 数据格式与频率模式选择解串器DS90UB914Q-Q1的MODE引脚用于配置数据格式和对应的PCLK频率范围。这个配置会通过反向通道自动同步给串行器。12-bit 低频模式支持10-50 MHz PCLK。RMODE电阻为0Ω直接接地。12-bit 高频模式支持15-75 MHz PCLK。RMODE电阻为3 kΩ。10-bit 模式支持20-100 MHz PCLK。RMODE电阻为11 kΩ。这里有一个至关重要的细节数据格式模式的选择必须与时钟源模式下计算的时钟比率相匹配。例如如果你在外部振荡器模式下选择了10-bit模式RMODE11kΩ那么你必须确保PCLK/外部振荡器频率 2。如果选择了12-bit高频模式RMODE3kΩ则必须满足PCLK/外部振荡器频率 1.5。在PCLK模式下则只需确保传感器输出的PCLK频率落在所选模式的范围内即可。2.3 上电时序与PDB引脚配置电源时序是保证芯片稳定工作的提DS90UB91xQ-Q1对此有明确要求。正确时序VDDIOI/O电源1.8V或3.3V必须先于其他核心电源VDD_CORE等上电并稳定。在所有电源稳定之后才能释放PDBPower Down Bar低电平有效引脚将芯片从休眠模式唤醒。常见错误与解决方案电源同时上电如果VDDIO和VDD_CORE由同一电源轨产生或上电时序无法保证VDDIO优先可能导致内部状态机异常芯片无法正常初始化。PDB释放过早在电源未稳定前就拉高PDB芯片可能进入一种不确定状态。可靠设计实践使用电源时序管理芯片这是最稳妥的方案尤其在多电源系统中。RC延迟电路如图42所示在PDB引脚到地之间连接一个RC网络如10kΩ电阻和1μF电容利用电容充电延迟来保证PDB在电源稳定后才变为高电平。这是一个简单有效的低成本方案。MCU控制使用处理器的GPIO来控制PDB在软件初始化流程中确保所有电源稳定后可通过延时或监控电源好信号再拉高PDB。3. 关键寄存器配置详解与实战指南硬件模式设定好后大部分灵活的功能需要通过I2C配置寄存器来实现。下面我们挑出最核心、最易出错的几个寄存器组进行详解。3.1 设备ID与I2C地址映射这是建立通信的第一步。芯片的7位I2C地址由硬件引脚ID[2:0]或ID[x]决定但也可以通过寄存器覆盖。串行器默认地址0x58 (7-bit格式写地址0xB0读地址0xB1)。可通过寄存器0x00的第0位SER_ID_SEL决定是使用引脚地址还是寄存器地址。解串器默认地址0x60 (7-bit格式写地址0xC0读地址0xC1)。可通过寄存器0x00的第0位Deserializer ID Select配置。多设备寻址Slave ID Alias这是FPD-Link III的一个强大功能。当总线上有多个相同地址的摄像头传感器时可以通过解串器的SLAVE_IDx_MATCH和SLAVE_IDx_INDEX寄存器x为0-7实现地址重映射。主机发送一个“别名”地址如0xA4解串器会将其映射到传感器真实的物理地址如0xA0并转发。这解决了I2C总线地址冲突的经典难题。配置流程确定所有连接传感器的物理I2C地址例如都是0xA0。在解串器端为每个通道配置不同的SLAVE_IDx_MATCH别名如0xA4 0xA6和相同的SLAVE_IDx_INDEX真实地址0xA0。主机通信时使用别名地址0xA4、0xA6等即可分别访问不同的传感器。注意此功能仅在摄像头模式串行器MODEL解串器MODEH下支持。在显示模式下需使用I2C直通Pass-Through功能。3.2 通用配置寄存器0x02-0x03这部分寄存器控制着链路的基础行为。串行器 0x03 寄存器Bit 1 (OV_CLK2PLL)时钟模式覆盖使能。这是一个关键位。当硬件MODE引脚已配置为某种时钟模式后此位置1允许你通过软件寄存器0x35来动态切换时钟模式例如从PCLK模式切换到外部振荡器模式。这在调试或需要动态切换传感器工作模式时非常有用。Bit 0 (TRFB)像素时钟边沿选择。决定串行器在PCLK的上升沿还是下降沿锁存输入数据。必须与图像传感器的数据输出特性对齐。通常传感器数据手册会指明数据在PCLK的哪个边沿后有效。设置错误会导致数据错位图像出现彩条或错乱。解串器 0x03 寄存器Bit 0 (RRFB)像素时钟边沿选择。决定解串器在恢复出的PCLK的上升沿还是下降沿输出数据。通常需要与串行器的TRFB设置保持一致以保证整个链路的时序对齐。有些系统为了满足处理器接口的建立/保持时间可能会故意将两者设为相反但这需要精确的时序分析。3.3 GPIO配置寄存器0x0D-0x0E, 0x1D-0x1EGPIO是芯片与外部世界交互的重要接口可配置为输入、输出并支持通过反向通道进行远程控制。配置维度每个GPIO引脚串行器GPO[3:0]解串器GPIO[3:0]的配置涉及三个关键属性方向 (Direction)输入Input或输出Output。使能 (Enable)使能GPIO功能或设置为三态Tri-state。远程控制使能 (Remote Enable)是否允许对端的芯片通过反向通道控制该GPIO的输出值。典型应用控制传感器复位将解串器的一个GPIO配置为输出并启用远程控制。主机MCU通过I2C写解串器寄存器该控制命令通过反向通道传到串行器再由串行器的对应GPO输出从而控制摄像头的复位引脚。接收传感器中断将串行器的一个GPO配置为输入连接传感器的中断引脚。当中断发生时状态可通过反向通道传到解串器主机MCU读取解串器寄存器即可获知。配置示例通过I2C配置串行器GPO0为远程控制输出写寄存器0x0D设置Bit 1 (GPO0 Direction) 0 (输出)。设置Bit 0 (GPO0 Enable) 1 (使能)。设置Bit 2 (GPO0 Remote Enable) 1 (启用远程控制)。此时主机MCU通过I2C写解串器对应的GPIO输出值寄存器如0x1D Bit 3即可控制串行器GPO0引脚的电平。3.4 输出使能与状态选择OEN/OSS这组配置主要通过解串器引脚也可通过寄存器0x1F覆盖决定了在链路未锁定LOCKL或芯片休眠时并行数据输出端口的状态对于系统级调试和故障排查至关重要。OEN (Output Enable)输出使能。低电平时强制所有数据输出为高阻态Z无论链路状态如何。OSS_SEL (Output State Select)输出状态选择。与OEN配合定义输出状态。工作模式解读OEN0输出强制高阻。常用于总线复用或多主设备场景避免冲突。OEN1 OSS_SEL0最常用的调试模式。当LOCK为低链路未建立时数据输出固定为低电平L。这非常有用当你用示波器或逻辑分析仪测量解串器输出的并行数据线时如果看到全是低电平而LOCK灯也不亮那基本可以断定是高速链路本身的问题如电缆、电源、时钟未给到串行器等。OEN1 OSS_SEL1当LOCK为低时输出保持高阻。当LOCK为高时输出正常数据。这种模式在输出连接到敏感电路时可能用到。寄存器保持模式当PDB1芯片上电但串行输入无效时输出可以保持上一次的状态或强制为低具体由寄存器配置。调试技巧在系统调试初期建议将OEN/OSS_SEL设置为“LOCK无效时输出低电平”的模式。这样通过测量解串器输出数据总线是否为全低可以快速将问题定位在“链路锁定”之前或之后。4. 内置自测试BIST功能实战全解析BIST是集成在芯片内部的一个极其强大的诊断工具。它能在不连接真实图像传感器的情况下对高速串行链路和低速反向通道进行端到端的测试非常适合生产测试、系统诊断和现场故障排查。4.1 BIST工作原理与配置BIST的核心让串行器生成一个特定的伪随机测试图案PRBS通过高速链路发送给解串器解串器接收后进行校验并通过PASS引脚或寄存器报告错误。配置方式 BIST可以通过硬件引脚BISTEN, GPIO0, GPIO1或软件寄存器解串器0x24来启用和配置。引脚优先级通常高于寄存器。时钟源选择 BIST测试图案的时钟可以由外部PCLK提供也可以使用芯片内部振荡器产生的固定频率12.5MHz, 25MHz, 50MHz。通过GPIO[1:0]引脚或寄存器0x24[2:1]位选择。DESERIALIZER GPIO[1:0] / REG 0x24[2:1]振荡器源BIST 频率 (MHz)适用场景00外部 PCLK同 PCLK测试真实工作频率下的链路01内部50高速测试10内部25中速测试11内部12.5低速或长电缆极限测试BIST使能流程引脚控制配置时钟源设置解串器GPIO0和GPIO1引脚电平选择BIST时钟。启动BIST拉高解串器的BISTEN引脚。此时解串器会通过反向通道唤醒串行器如果其在休眠状态并命令其进入BIST模式开始发送测试图案。监控结果解串器的PASS引脚在BIST进行期间会实时反映每个数据帧的校验结果。如果一帧数据有错误PASS引脚会拉低半个PCLK周期。如果连续多帧出错PASS引脚会多次翻转便于计数错误率。停止并读取拉低BISTEN引脚停止测试。重要提示PASS引脚上的最终状态高/低不会保持它只反映测试过程中的实时状态。要获取最终的通过/失败结果必须读取解串器的BIST错误计数寄存器0x25。如果该寄存器值为0表示整个BIST过程无错误若有值则记录了出错的帧数。4.2 BIST实战步骤与排错指南下面是一个基于寄存器控制的BIST标准操作流程更适合在MCU程序中实现自动化测试初始化与链路建立首先确保芯片正常上电并通过常规配置让链路建立锁定LOCK引脚为高。如果常规模式都无法锁定BIST也无从谈起。配置BIST参数通过I2C写解串器寄存器0x24。设置BIST Pin Configuration (Bit 3) 0选择寄存器控制模式。设置BIST Clock Source (Bit[2:1])例如01选择50MHz内部时钟。先不要使能BISTBit 0保持0。启动BIST测试写寄存器0x24将BIST Enable (Bit 0)设置为1。等待与监控等待一小段时间例如10ms让BIST运行足够多的测试帧。停止BIST并读取结果写寄存器0x24将BIST Enable (Bit 0)清零。然后读取寄存器0x25 (BIST Error Count)的值。结果判定如果0x25值为0恭喜高速链路物理层通信质量优秀。如果值不为0说明链路存在误码。BIST测试失败的常见原因与排查电缆问题这是最常见的原因。检查同轴电缆或双绞线的长度是否超过芯片规格DS90UB913/4在特定数据率下通常支持15米以上。检查连接器是否松动、焊接是否良好。可以尝试缩短电缆或更换电缆。电源噪声高速SerDes对电源纹波非常敏感。用示波器测量芯片的模拟电源AVDD和核心电源VDD_CORE确保纹波在数据手册要求范围内通常要求50mV。检查电源去耦电容通常需要多个不同容值的电容并联如10uF, 1uF, 0.1uF是否靠近芯片引脚放置。PCB布局问题高速差分对必须严格按差分线规则布线等长、等距、阻抗控制通常100Ω。避免在差分线上打过孔远离其他高速或噪声源。电源分割模拟电源和数字电源应使用磁珠或0Ω电阻隔离并形成星型接地或单点接地。时钟信号PCLK或外部振荡器走线应尽量短并包地处理。接地不良确保发送端和接收端有良好的共地。在长距离传输中地环路也可能引入噪声。配置错误确认芯片的工作模式10-bit/12-bit与BIST测试模式匹配。例如在12-bit高频模式下使用BIST其内部数据格式也是12-bit的。高级技巧BIST不仅可以测试“通不通”还能定量测试“好不好”。你可以逐步增加电缆长度直到BIST开始报错从而找到当前系统配置下的最大可靠传输距离。也可以故意在电源上注入噪声观察BIST错误计数的变化来评估系统的噪声裕量。5. 高级功能与调试寄存器精讲除了上述基础功能一些高级寄存器的理解能让你在调试中如虎添翼。5.1 均衡控制寄存器0x04解串器内部包含一个自适应均衡器AEQ用于补偿长电缆造成的高频衰减。寄存器0x04用于手动设置均衡值当AEQ被旁路时而寄存器0x4E可以回读当前自适应均衡器或手动设置的均衡值。何时需要手动均衡在绝大多数情况下自适应均衡器AEQ工作良好无需干预。但在一些极端情况下如电缆特性异常、连接器阻抗不连续严重AEQ可能无法收敛到最佳值导致眼图闭合。此时可以尝试读取0x4E寄存器查看AEQ自动调整到的值。在寄存器0x4D中设置AEQ Bypass 1旁路AEQ。根据0x4E读出的值或经验向寄存器0x04写入一个手动均衡值从0x00到0x3F增益递增。观察LOCK是否更稳定或使用误码仪/眼图仪观察信号质量是否改善。注意手动调整需要仪器辅助盲目调整可能使情况更糟。5.2 I2C时序与看门狗寄存器0x11, 0x12, 0x1E, 0x20这些寄存器用于微调I2C总线时序和超时控制在处理兼容性问题时非常有用。SCL高/低时间0x11, 0x12, 0x40, 0x41可以调整串行器或解串器作为I2C主机时的时钟占空比。如果你的MCU作为从机对I2C时序有特殊要求如最小低电平时间可以调整这些寄存器来满足。双向控制通道看门狗0x1E, 0x20这个看门狗用于监控通过反向通道的I2C事务。如果一次I2C读写操作长时间未完成看门狗会超时并终止该事务防止总线挂死。在调试初期如果发现反向通道I2C通信不稳定可以尝试禁用看门狗设置Disable位为1以排除因时序稍慢导致的误触发。待通信稳定后再重新启用看门狗以提高系统鲁棒性。I2C总线看门狗定时器加速0x0F[1], 0x22[1]这个看门狗用于检测本地I2C总线SDA, SCL是否挂死。将其加速从1秒缩短到50微秒可以帮助在调试时快速发现总线冲突或设备无响应问题。5.3 状态寄存器0x0C, 0x1C—— 调试的“眼睛”这些只读寄存器是软件诊断的生命线。串行器状态寄存器 0x0CBit 4 (RX Lock Detect)链路锁定状态。1表示高速串行链路已锁定这是所有数据传输的前提。调试时第一步就该查这个位。Bit 2 (PCLK Detect)PCLK检测状态。1表示串行器检测到了有效的像素时钟输入。如果此位为0说明传感器可能未工作或PCLK连线有问题。Bit 0 (LINK Detect)链路连接检测。1表示检测到电缆连接非开路或短路。此位为0可能意味着电缆未接、损坏或短路。解串器状态寄存器 0x1CBit 0 (Lock)解串器锁定状态。与串行器的RX Lock对应表示解串器已从串行数据流中恢复出时钟和数据。Bit 1 (Signal Detect)信号检测。1表示解串器输入端检测到有效的差分信号活动。即使未锁定此位为高也说明物理链路基本连通。系统化调试流程上电后先读取解串器0x1C的Lock和Signal Detect位。如果Signal Detect为0检查电源、电缆、串行器是否上电。如果Signal Detect为1但Lock为0问题可能出在时钟或配置。检查串行器0x0C的PCLK Detect和RX Lock Detect位。如果串行器PCLK Detect为0检查传感器PCLK输出和连线。如果串行器RX Lock Detect为0但PCLK Detect为1检查模式电阻配置、电源质量或尝试运行BIST测试链路物理层。6. 典型问题排查与实战心得最后分享几个我在项目中实际遇到过的“坑”和解决思路。问题一上电后LOCK指示灯闪烁或不亮读取状态寄存器Lock位不稳定。排查步骤查电源用示波器测量芯片所有电源引脚确保电压稳定且在容差范围内特别是上电时序是否符合要求VDDIO先上电。重点检查纹波最好用带宽足够的示波器。查时钟测量传感器输出的PCLK是否稳定频率是否在芯片支持范围内幅度是否达标。在外部振荡器模式下检查外部晶振是否起振。查配置电阻用万用表确认MODE引脚的下拉电阻值是否准确1%精度。一个常见的错误是使用了5%精度的电阻导致实际阻值偏差大芯片进入了错误的工作模式。查差分线检查高速差分线对是否等长、阻抗是否匹配。可以用TDR时域反射计测量电缆和PCB走线的阻抗连续性。运行BIST如果以上都正常运行BIST测试。如果BIST也失败基本确定是高速链路物理层问题PCB布局、电缆、连接器。问题二图像能显示但偶尔出现花屏、闪动或单色条纹。排查步骤检查接地这是导致间歇性干扰的元凶之一。确保摄像头端和主机端的地平面连接良好特别是通过电缆屏蔽层的地回路。检查电源噪声在图像出现问题的时刻同步捕获芯片的模拟电源纹波。可能由电机、继电器或其他大功率设备开关引起。检查同步信号用逻辑分析仪同时抓取传感器输出的HSYNC/VSYNC和解串器恢复出的HSYNC/VSYNC看是否有偶尔不同步或丢失的现象。这可能是由于PCLK抖动过大或数据建立保持时间临界导致。调整均衡尝试读取当前的AEQ值0x4E并轻微调整手动均衡0x04看是否能改善。这通常对长电缆应用有效。检查数据对齐TRFB/RRFB确认串行器和解串器的像素时钟边沿选择位TRFB/RRFB设置是否正确。可以尝试翻转一下这两个位的设置看图像是否恢复正常。问题三I2C可以访问解串器但无法通过反向通道访问摄像头传感器。排查步骤确认链路已锁定这是反向通道工作的前提。确保LOCK稳定为高。检查I2C直通配置确认串行器和解串器的I2C Passthrough位串行器0x03[2]解串器0x03[3]已使能通常默认就是1。检查地址映射如果你使用了多设备寻址Slave ID Alias请仔细检查SLAVE_IDx_MATCH和SLAVE_IDx_INDEX寄存器的配置是否正确。一个快速验证的方法是暂时将SLAVE_IDx_INDEX直接设置为摄像头的真实地址并尝试用这个地址访问绕过别名映射。检查看门狗尝试暂时禁用双向控制通道看门狗设置寄存器0x1E/0x20的Disable位看通信是否恢复。如果恢复说明你的I2C事务执行时间过长需要优化主机代码或调整看门狗超时时间。用示波器抓波形这是终极手段。在解串器的I2C引脚连接主机和串行器的I2C引脚连接传感器上同时抓取波形看命令是否被正确转发。注意观察ACK应答信号。心得调试SerDes链路示波器最好是带高速差分探头和眼图功能的和逻辑分析仪是你的左膀右臂。不要完全依赖软件打印的日志很多时序和信号完整性问题必须通过仪器波形才能定位。养成“先硬件后软件先电源时钟后协议逻辑”的排查习惯能帮你节省大量时间。DS90UB913/914这套芯片组虽然功能复杂但一旦摸清其脉络它提供的稳定性和集成度会让你的系统设计如虎添翼。