前言本文章相当于学习笔记摘录总结。推荐自行观看相关书籍权威指南不足之处请指点。3.1Cortex--M3和Cortex-M4处理器的一般信息3.1.1处理器类型ARM Cortex-M为32位RISC精简指令集处理器其具有32位处理器、32位内部数据通路、32位总线接口。Coretx-M处理器还可以高效处理8位和16位数据。Cortex-M3/M4处理器还支持涉及64位数据的多种运算。Cortex-M3/M4都具有三级流水线取指、译码和执行它们都基于哈佛总线架构取指令和数据访问可以同时执行。三级流水线在执行第一条指令的同时解析第二条指令读取第三条指令。哈佛总线架构CPU内部物理上有两条独立的总线通道。取指令和数据访问同时进行取指单元走指令总线去Flash闪存取指令同时执行单元走数据总线去SRAM静态随机存取存储器读数据。存储器系统使用32位寻址地址空间最大为4GB。存储器空间包括程序代码、数据、外设以及处理器内的调试支持部件。Cortex-M处理器基于一种加载-存储架构。例如要增加SRAM中存储的数据值。处理器第一条指令从SRAM中读出数据并将数据放在处理器的寄存器中第二条指令增加寄存器中的数据值第三条指令将数据写回SRAM。处理器内部的寄存器细节一般被称为编程模型。编程模型特指在编写汇编语言或底层C语言时程序员需要关心的、可见的所有寄存器和操作规则的总和。举个例子在编程模型里你根本看不到“取指”“译码”这些阶段也看不到“指令总线”和“数据总线”。你在代码里写LDR R0, [R1]读内存编程模型告诉你“读完了数据放进R0里”至于CPU是靠哈佛总线同时取指取数还是靠冯诺依曼排队取只要最终结果正确编程模型丝毫不会改变。3.1.2处理器架构对于ARM处理器架构一般指两个方面1架构。指令集架构ISA、编程模型、调试方法。2微架构。接口信号、指令执行时序以及流水线阶段等实现相关的细节微架构与处理器设计相关。1个指令集架构可以包含多个微架构设计如不同数量的流水线阶段和不同类型的总线接口。3.1.3指令集Cortex-M处理器使用的指令集名为Thumb(包含16位的Thumb指令和更新的32位Thumb指令)。Cortex-M3/M4处理器用到了Thumb-2技术它允许16位和32位指令混合使用。ARM7TDMI等经典的ARM处理器有两种操作状态132位的ARM状态可以执行32位ARM指令进行复杂的操作。216位的Thumb状态可以得到很好的代码密度。处于Thumb状态如果需要处理复杂操作就要切换到ARM状态这就会带来状态切换的开销。Thumb-2技术的引入处理器可以直接执行16位和32位的Thumb指令。事实上Cortex-M处理器不支持ARM指令它只有16位和32位的Thumb指令。经典的ARM处理器在中断处理时是一定会进入ARM状态的。Thumb-2的优势1无状态切换开销节省执行时间和指令空间。2无须指定源文件中的ARM状态或Thumb状态开发软件也更容易3在获得最佳代码密度和效率的同时还能很容易地达到高性能。不同处理器的Thumb指令集的子集也不同。3.1.4模块框图3.1.5存储器系统Cortex-M3/M4处理器本身不包含存储器没有程序存储器、SRAM或缓存它具有通用的片上总线接口。微控制器商通过这个接口将存储器系统集成到系统中。3.1.6中断和异常支持Cortex-M3/M4处理器中有一个名为“嵌套向量中断控制器NVIC”,可编程且其寄存器经过了存储器映射。NVIC的地址固定且编程模型对于所有Cortex-M处理器一致。NVIC除了外设和其他外部输入的中断外还支持多个系统异常其中包括不可屏蔽中断NMI和处理器内部的其他异常源。微控制器供应商能够决定NVIC设计实际支持的可编程中断优先级的数量。3.2Cortex-M3和Cortex-M4处理器的特性3.2.1性能三级流水线结构并且运行频率一般可以超过100Mhz。多总线接口指令和数据访问可以同时执行。流水线结构的总线接口使得存储器系统可以运行较高的时钟频率。指令集高效执行复杂运算可以使用较少的指令。每次取指令都是32位的但是多数指令是16位的因此可以一次取两条指令。3.2.2代码密度高代码密度3.2.3低功耗处理器中存在一个名为唤醒中断控制器WIC的可选硬件单元3.2.4存储器系统可寻址存储器空间共为4GB且以32位寻址无须将存储器分页。所有的Cortex-M处理器的存储器映射定义都是一致的预定义的存储器映射使得处理器设计可以为哈佛总线架构进行优化而且访问处理器内经过存储器映射的外设如NVIC也非常容易。流水线结构的AHB Lite总线接口可以提供高速且低等待的传输AHB Lite接口支持32位、16位和8位数据的高效传输。总线协议还允许插入等待状态、支持总线错误条件及允许多个总线主控共用总线。可选的位段特性。SRAM和外设空间中存在两个可位寻址的区域通过位段别名地址修改的位数值会被自动转换为位段区域的读---修改---写的原子操作参考6.7节。多处理器系统设计的排他访问使用于多处理器系统中的信号量操作。支持小端或大端的存储器系统。Cortex-M3/M4处理器既可以运行在小端模式也可以运行在大端模式。可选的存储器保护单元。3.2.5存储器保护单元MPU为Cortex-M3/M4处理器中的可选特性微控制器厂商可以决定是否使用MPU。作用监控总线传输的可编程设备需要通过软件配置。有MPU应用程序可以将存储器空间分为多个部分并设置访问权限。违反规则产生异常错误。应用场景保护OS内核和其他特权任务使用的数据防止被破坏。可以选择将不同用户任务的存储器隔离开。将系统配置为只读防止意外擦除SRAM中的数据或覆盖指令代码。MPU默认禁止。3.2.6中断处理嵌套向量中断控制器NVIC支持最多240个中断输入、不可屏蔽中断NMI输入和多个系统异常。每个中断NMI除外都可以被单独使能或者禁止。中断和多个系统异常具有可编程的优先级。对于Cortex-M3/M4优先级可以在运行是动态修改Cortex-M0/M0不行。嵌套中断/异常以及中断/异常按照优先级自动处理。向量中断/异常。处理器会自动取出中断/异常向量无需软件确定产生的是哪个中断/异常。向量表可以重定位。中断/异常可以屏蔽。向量表系统存储器的一部分其中存有中断和系统异常的起始地址。向量表默认位于存储器空间的开头若需要可以重定向至其他位置。Cortex-M3/M4设备实际支持的中断数量由微控制器供应商设置。3.2.7OS支持和系统级特性Cortex-M3/M4支持嵌入式OS内部具有一个系统节拍器SysTick,可以为OS定时提供周期性定时中断。Cortex-M3/M4具有两个栈指针OS内核和中断用的主栈指针MSP和任务用的进程栈指针PSP。OS内核和应用任务栈分离开提高可靠性。裸机开发可以只使用MSP。Cortex-M3/M4支持独立的特权和非特权操作模式启动后默认处于特权模式。应用场景当使用OS执行用户任务时任务可以在非特权模式执行可以限制行为比如访问NVIC寄存器。再加上MPU可以防止非特权任务访问某些重要的存储器区域破坏OS内核和数据。Cortex-M处理器具有一些错误处理当检测到错误访问非法存储器地址错误异常被触发。3.2.8Cortex-M4的特殊特性DSP扩展8位和16位单指令多数据SIMD指令。这些指令允许多个数据操作并行执行主要用在音频处理左右声道的计算可以同时执行。支持多个饱和运算指令。单周期16位、双16位以及32位乘累加MAC。可选的浮点单元FPU符合IEEE754标准的单精度浮点单元。浮点单元支持融合MAC运算可以提高MAC结果精度。不需要浮点单元可以关闭降低功耗。为了发挥DSP的作用ARM提供了一个CMSIS-DSP库。3.2.9易于使用一般情况下C语言就够了。3.2.10调试支持Flash补丁和断点单元FPB通过“指令比较器”当FPB捕获到对某个Flash地址如一个有Bug的函数的访问时它不是触发断点而是将访问重定向到RAM或Flash中另一段准备好的、正确的代码。这个功能特别适合用于修复已部署产品中无法重新烧录的Flash或ROM里的Bug。开发者可以将补丁代码放入RAM然后配置FPB完成“偷梁换柱”。通过调试器设置FPB的“指令比较器”让其监视CPU发出的特定Flash地址。当CPU要执行该地址的指令时FPB会“中途拦截”并返回一条BKPT断点指令。CPU执行该指令便会触发断点暂停运行将控制权交给调试器。数据监视点和跟踪单元DWT:DWT内部有4个比较器你可以配置它们去监视特定的内存地址。一旦CPU对该地址进行读、写或执行操作DWT就可以触发预定义的动作例如产生一个硬件观察点调试事件让CPU进入调试模式停机或进入调试监视器。触发ETM嵌入式跟踪宏单元产生一个跟踪数据包。应用场景这在调试数据异常时非常有用。例如你可以监视一个关键全局变量一旦它被意外修改CPU会立即停下方便你定位问题。DWT可以生成各种硬件事件跟踪包并通过系统的跟踪接口如TPIU输出供调试器或分析工具捕获和解码。集成开发环境(IDE)中的调试器可以将数据值和其他信息呈现出来并将数据值的改变图像化。DWT可用于产生异常事件跟踪和基本概况信息也通过跟踪接口输出。3.2.11可扩展性支持多处理器系统排他访问指令。在多核系统中如果两个核心同时修改同一个变量比如对一个全局计数器执行1操作可能会因为“读-改-写”操作被打断导致最终结果错误。通过总线架构中增加的硬件支持处理器可以确定对一个共享数据存储器区域的访问是否成功执行(例如在操作期间没有其他的处理器访问同一区域)。可扩展的调试支持。多个处理器可共享一个调试连接和跟踪接口。事件通信接口。在多处理器系统中可以让一些处理器进人休眠模式以降低功耗而在某个处理器中的信号量操作完成等事件发生时则可以将处理器唤醒。3.2.12兼容性其实就是不同处理器代码兼容只需稍微修改。