1. PRU中断控制器实时系统的神经中枢在嵌入式实时系统的开发中中断处理能力往往是决定系统性能上限的关键。想象一下你正在设计一个高速电机控制系统PWM信号需要以纳秒级的精度进行更新同时还要处理来自编码器的位置反馈、来自总线的控制指令以及可能发生的故障保护信号。如果所有这些事件都依赖主CPU如ARM Cortex-A系列通过轮询或软件调度来处理不仅会消耗大量CPU资源更难以保证在最坏情况下的响应延迟。这时一个独立、高效、可编程的实时协处理器单元PRU及其配套的中断控制器INTC就成为了解决问题的利器。PRU是德州仪器TI在其许多处理器如Sitara AM335x, AM437x, AM57xx系列中集成的一种精简、确定性的微控制器核心。它没有缓存和流水线指令执行时间严格单周期这使得其行为完全可预测非常适合硬实时任务。而PRU中断控制器INTC则是连接PRU与外部复杂世界的中枢神经系统。它负责接收、管理、优先排序来自数十个不同外设如eCAP, ePWM, UART, SPI等的中断请求在INTC中称为“系统事件”并将其高效、有序地分发给PRU核心或主处理器ARM/DSP从而构建起一个层次清晰、响应及时的实时处理框架。对于从事工业控制、高速通信协议转换或边缘AI推理加速的工程师而言深入理解PRU INTC的工作原理与配置细节意味着能够从硬件层面榨取系统的最后一点性能潜力实现软件无法企及的实时性。本文将从一个资深嵌入式开发者的视角带你彻底拆解PRU INTC不仅告诉你寄存器怎么配置更会解释每个设计选择背后的“为什么”并分享从实际项目中积累的配置心得与避坑指南。2. 核心架构与中断映射机制解析PRU INTC的设计体现了硬件中断控制器的典型思路标准化、集中化、硬件优先化。它将纷繁复杂的中断源进行统一管理通过多级映射和硬件仲裁将确定性的响应逻辑固化在硬件中从而解放软件。2.1 系统事件、通道与主机中断的三层模型PRU INTC的架构可以清晰地分为三层系统事件层Source、通道层Channel和主机中断层Host Interrupt。理解这三层的关系是灵活配置INTC的基础。系统事件System Events 共64个这是中断的源头。INTC支持最多64个系统事件其中事件0-31来自PRUSS子系统外部的各种设备外设如Timer, UART, GPIO等事件32-63则由两个PRU核心自身通过写特定的寄存器R31来生成用于PRU之间或PRU向主机发送信号。你可以把它看作是64个独立的“门铃”。通道Channels 共10个这是第一级聚合与优先级划分层。任何系统事件都可以被映射到这10个通道中的任意一个。多个系统事件可以映射到同一个通道逻辑“或”关系但一个系统事件不能映射到多个通道。通道编号0-9本身就代表了固定的硬件优先级通道0的优先级最高通道9的优先级最低。这就像把64个门铃连接到10条优先级不同的报警线路上。主机中断Host Interrupts 共10个这是中断的最终输出。10个通道可以映射到10个主机中断输出。同样多个通道可以映射到同一个主机中断例如将高优先级的通道0和通道1都映射到主机中断0但一个通道不能映射到多个主机中断。主机中断0和1直接连接到了两个PRU核心的R31寄存器的特定位用于触发PRU内部的中断。主机中断2-9则输出到PRUSS外部连接到ARM或DSP的中断控制器用于唤醒主处理器。关键设计原则TI官方建议采用“直通映射”方式即通道x映射到主机中断x。这种方式最直观也最不容易出错。除非有特殊的优先级嵌套需求否则建议遵循此原则。2.2 中断优先级仲裁的双重逻辑当多个中断同时发生时INTC的硬件优先级仲裁器会按照以下两层逻辑决定哪个中断被优先处理通道间优先级对于映射到同一个主机中断的多个通道硬件会选择编号最小的那个活跃通道。例如如果通道1和通道3都映射到了主机中断0且两者都有中断 pending那么通道1的中断会优先被上报。事件间优先级在同一个通道内如果有多个系统事件同时触发硬件会选择系统事件编号最小的那个。例如如果系统事件5和系统事件10都映射到了通道1那么事件5会优先被处理。这个机制非常关键。它意味着你可以通过将最紧急的中断源映射到编号更小的通道和系统事件上来确保其绝对优先的响应权。这种硬件仲裁通常在几个时钟周期内完成速度远超软件查询。2.3 关键寄存器组概览配置INTC本质上是操作一系列内存映射的寄存器。这些寄存器主要分布在PRU本地数据空间的0x00004000到0x00006FFF地址范围。对于开发者来说最需要关注以下几类寄存器映射寄存器CMR1-CMR16通道映射寄存器每个寄存器控制4个系统事件的通道映射。你需要在这里指定每个系统事件去哪个通道“报到”。HMR1-HMR3主机中断映射寄存器每个寄存器控制4个通道的主机中断映射。在这里决定通道的中断最终去“敲”哪个主机的门。使能与状态寄存器EISR/EICR系统事件使能索引置位/清零寄存器用于单独使能或禁用某个系统事件。HIEISR/HIEICR主机中断使能索引置位/清零寄存器用于使能或禁用某个主机中断输出。SECR1-SECR2系统事件状态使能/清零寄存器这是你最常访问的寄存器之一。它显示了哪些已使能的系统事件正处于等待处理状态pending。在中断服务程序ISR结束时必须向对应位写1来清除该状态否则会导致中断无法再次触发或误触发。SRSR1-SRSR2系统事件原始状态寄存器显示所有系统事件的原始pending状态无论其是否被使能。常用于调试。优先级索引寄存器HIPIR0-HIPIR9主机中断优先级索引寄存器当某个主机中断被触发时读取其对应的HIPIR寄存器可以直接得到当前pending的、优先级最高的系统事件编号。这是实现高效、无分支ISR的关键。GPIR全局优先级索引寄存器显示所有主机中断中优先级最高的那个pending系统事件编号。3. 从零开始一个完整的PRU INTC配置流程理论讲得再多不如动手配置一遍。下面我将以一个典型场景为例展示如何一步步配置PRU INTC实现一个由GPIO上升沿触发PRU响应并通知ARM处理的中断链路。我们假设使用AM3358处理器用PRU0来处理一个连接在GPIO0_7上的按键中断并通过PRUSS_EVTOUT0即主机中断2通知ARM。3.1 步骤一确定系统事件源首先需要查表找到GPIO0_7对应的系统事件编号。根据TI的Technical Reference Manual (TRM)对于AM335x当PRUSSEVTSEL0时通常为默认值GPIO Bank 0的中断对应的是系统事件27。这是我们的中断源头。3.2 步骤二规划映射策略我们采用最简单的直通映射策略系统事件27- 映射到通道2因为我们将使用主机中断2。通道2- 映射到主机中断2PRUSS_EVTOUT0。这样当GPIO0_7产生中断时路径是事件27 - 通道2 - 主机中断2 - ARM中断控制器。3.3 步骤三编写PRU侧的配置代码PRU程序通常用C或汇编编写并通过pruss_intc_mapping等结构体来操作寄存器。以下是关键步骤的C语言示例使用TI的prussdrv库或直接寄存器访问。#include stdint.h // PRU INTC 寄存器基地址从PRU0本地数据空间视角 #define PRU_INTC_BASE 0x00004000 // 重要的寄存器偏移量定义 #define INTC_SICR 0x24 // 系统事件索引清除寄存器 #define INTC_EISR 0x28 // 系统事件使能索引置位寄存器 #define INTC_HIEISR 0x34 // 主机中断使能索引置位寄存器 #define INTC_GER 0x10 // 全局使能寄存器 // 通道映射寄存器 CMR 每32位寄存器管理4个事件每个事件用8位指定通道 #define INTC_CMR1 (PRU_INTC_BASE 0x200) // 管理事件0-3 #define INTC_CMR2 (PRU_INTC_BASE 0x204) // 管理事件4-7 // ... 以此类推事件27属于CMR7 (0x200 7*4 0x21C) #define INTC_CMR7 (PRU_INTC_BASE 0x21C) // 主机中断映射寄存器 HMR 每32位寄存器管理4个通道每个通道用3位指定主机中断(0-7) #define INTC_HMR1 (PRU_INTC_BASE 0x800) // 管理通道0-3 // 通道2属于HMR1因为 (2/4)0 余2在第二个8位组。 volatile uint32_t *cmr7 (uint32_t *)INTC_CMR7; volatile uint32_t *hmr1 (uint32_t *)INTC_HMR1; volatile uint32_t *eiser (uint32_t *)INTC_EISR; volatile uint32_t *hieiser (uint32_t *)INTC_HIEISR; volatile uint32_t *ger (uint32_t *)INTC_GER; volatile uint32_t *sicr (uint32_t *)INTC_SICR; void configure_pru_intc(void) { // 1. 全局初始化禁用所有中断清除可能存在的pending状态 *ger 0; // 全局禁用 // 通常还需要清除所有SECR位这里省略批量操作建议在主机侧做 // 2. 映射系统事件27到通道2 // CMR7寄存器bits[31:24]对应事件31, [23:16]对应事件30, [15:8]对应事件29, [7:0]对应事件28 // 我们需要修改的是CMR8事件28-31等等计算一下。 // 事件27的索引27 / 4 6 余 3。所以它在CMR7第7组0起始的最后一个字节bits[7:0]。 // 但CMR1对应事件0-3所以CMR7对应事件24-27。事件27是CMR7的bits[31:24]。 // 更稳妥的计算寄存器偏移 0x200 (event_num / 4) * 4 // 位偏移 (event_num % 4) * 8 uint32_t cmr_offset 0x200 (27 / 4) * 4; // 0x200 6*4 0x218 uint32_t bit_shift (27 % 4) * 8; // 3 * 8 24 volatile uint32_t *cmr_reg (uint32_t *)(PRU_INTC_BASE cmr_offset); uint32_t temp *cmr_reg; temp ~(0xFF bit_shift); // 清空对应8位 temp | (2 bit_shift); // 写入通道号2 *cmr_reg temp; // 3. 映射通道2到主机中断2 // HMR1管理通道0-3。通道2在HMR1的bits[23:16]。 uint32_t hmr_offset 0x800 (2 / 4) * 4; // 0x800 0*4 0x800 uint32_t ch_bit_shift (2 % 4) * 8; // 2 * 8 16 volatile uint32_t *hmr_reg (uint32_t *)(PRU_INTC_BASE hmr_offset); temp *hmr_reg; temp ~(0x7 ch_bit_shift); // 清空对应3位主机中断号0-7 temp | (2 ch_bit_shift); // 写入主机中断号2 *hmr_reg temp; // 4. 使能系统事件27 *eiser 27; // 向EISR写入事件编号即可使能该事件 // 5. 使能主机中断2 *hieiser 2; // 向HIEISR写入主机中断编号即可使能该中断输出 // 6. 全局使能INTC *ger 1; // 7. 可选但重要在PRU侧如果需要响应主机中断2来自ARM // 还需要配置PRU自己的中断。主机中断2对应PRU的哪个输入需查具体芯片手册。 // 对于PRU0通常需要使能R31的某一位来接收INTC的中断。 }3.4 步骤四ARM Linux侧的配置与响应在ARM侧运行Linux的情况下我们需要加载PRU固件并配置Linux内核的中断。通常使用TI的prussdrv或更新的RPMsg框架。设备树Device Tree配置在设备树中需要正确配置PRU节点、中断父节点以及pruss_intc的中断映射。pruss { status okay; interrupts GIC_SPI 20 IRQ_TYPE_LEVEL_HIGH, /* PRUSS_EVTOUT0 */ GIC_SPI 21 IRQ_TYPE_LEVEL_HIGH; /* PRUSS_EVTOUT1 */ interrupt-names host0, host1; pruss_intc: interrupt-controller { compatible ti,pruss-intc; reg 0x4a320000 0x2000; reg-names intc; interrupts GIC_SPI 20 IRQ_TYPE_LEVEL_HIGH, GIC_SPI 21 IRQ_TYPE_LEVEL_HIGH; interrupt-names host_intr0, host_intr1; interrupt-controller; #interrupt-cells 1; }; };这里定义了PRUSS_EVTOUT0主机中断2对应到ARM GIC的SPI 20号中断。用户空间程序使用prussdrv库来初始化、映射内存并等待中断。#include prussdrv.h #include pruss_intc_mapping.h int main(void) { prussdrv_init(); prussdrv_open(PRU_EVTOUT_0); // 打开PRU事件输出0对应主机中断2 // 初始化PRU中断映射 tpruss_intc_initdata pruss_intc_initdata PRUSS_INTC_INITDATA; prussdrv_pruintc_init(pruss_intc_initdata); // 加载并启动PRU固件 prussdrv_exec_program(PRU0, ./pru_firmware.bin); // 等待中断发生 printf(Waiting for interrupt from PRU...\n); prussdrv_pru_wait_event(PRU_EVTOUT_0); printf(Interrupt received!\n); // 清除中断事件状态 prussdrv_pru_clear_event(PRU_EVTOUT_0, PRU0_ARM_INTERRUPT); prussdrv_pru_disable(PRU0); prussdrv_exit(); return 0; }prussdrv_pru_wait_event会阻塞直到PRU通过INTC发出主机中断2PRU_EVTOUT_0。收到后必须调用prussdrv_pru_clear_event来清除INTC内部和ARM GIC中的中断状态否则中断只会触发一次。3.5 步骤五PRU中断服务例程ISR处理在PRU的固件中当它需要处理来自ARM或其他外设的中断时也需要一个ISR。PRU的中断入口是固定的通过写R31的特定位来触发系统事件或通过读R31的特定位来接收主机中断。例如PRU0接收主机中断0连接R31[30]的ISR框架如下汇编示例.sect .text:isr .global ISR0 ISR0: // 1. 保存上下文如果需要 SBBO R1, R0, 4, 32 // 假设R0指向保存区 // 2. 读取HIPIR寄存器确定是哪个系统事件触发的中断 LDI32 R1, 0x00004020 // HIPIR0寄存器地址 LBBO R2, R1, 0, 4 // R2 触发事件的编号 // 根据R2的值进行分支处理 // 3. 处理中断任务... // ... // 4. 清除系统事件状态这是最关键的一步。 LDI32 R1, 0x00004024 // SICR寄存器地址 LBBO R3, R1, 0, 4 OR R3, R3, R2 // 准备要清除的事件位图SICR是索引寄存器这里简化了实际应写事件编号 // 更常见的做法是直接写事件编号到SICR LDI32 R1, 0x00004024 MOV R3, R2 // R2是事件编号 SBBO R3, R1, 0, 4 // 向SICR写入事件编号清除其状态 // 5. 恢复上下文并返回 LBBO R1, R0, 4, 32 RET核心要点PRU的ISR必须手动清除触发中断的那个系统事件在INTC中的pending状态通过写SECR或SICR。如果忘记这一步该中断将无法再次触发因为INTC会认为它一直在等待处理。4. 高级功能与实战技巧中断嵌套与性能优化基础的配置能让你跑通流程但要构建健壮、高效的实时系统必须掌握INTC的高级特性。4.1 中断嵌套的三种模式与应用场景中断嵌套允许高优先级中断打断正在执行的低优先级中断服务程序。PRU INTC支持三种嵌套模式适应不同复杂度的需求。全局通道优先级嵌套基于GNLR原理当一个中断被响应时INTC自动将全局嵌套等级GNLR设置为该中断所在通道的编号。此后所有优先级等于或低于此通道的中断都将被屏蔽只有更高优先级通道的中断才能触发新的主机中断。操作此模式通常是硬件自动管理的。在ISR开始时硬件已设置好GNLRISR结束时你需要向SICR写入事件编号来清除状态这个操作通常也会自动将GNLR复位或你需要手动复位。适用场景这是最常用、最简单的嵌套模式适合大多数固定优先级的实时任务。例如安全故障中断通道0可以打断电机控制中断通道1。主机中断独立嵌套基于HINLR原理每个主机中断0-9有自己独立的嵌套等级寄存器HINLR1/HINLR2。当一个主机中断被触发时只影响该主机中断自身的嵌套等级不影响其他主机中断。这允许更精细的控制。操作需要在ISR中手动读取和设置HINLR寄存器。适用场景当多个PRU核心或ARM/DSP处理不同类型的中断流且希望它们的嵌套行为相互独立时使用。例如PRU0处理电机控制主机中断0PRU1处理通信主机中断1两者互不干扰对方的嵌套逻辑。软件手动嵌套原理在ISR入口软件直接禁用所有主机中断写HIEICR然后根据需求手动修改EISR/EICR来精确控制哪些系统事件被允许。在ISR退出前再恢复。操作灵活性最高但软件开销最大需要仔细管理中断使能状态。适用场景当硬件固定的通道优先级规则无法满足极其复杂的、动态变化的优先级需求时。例如一个系统事件的重要性可能根据运行模式动态变化。实战心得对于90%的应用全局通道优先级嵌套已经足够。它的优势是硬件自动完成速度快确定性好。在配置时只需确保将不同紧急程度的中断分配到不同优先级的通道即可。轻易不要使用软件手动嵌套除非你非常清楚自己在做什么并且对中断延迟有严格的预算分析。4.2 利用HIPIR实现高效的无分支ISR在传统的微控制器中ISR开始后需要读取多个状态寄存器并通过一系列if-else或switch语句来判断中断源这引入了分支跳转和延迟。PRU INTC的HIPIR主机中断优先级索引寄存器提供了硬件加速的解决方案。工作原理当某个主机中断有效时其对应的HIPIR寄存器中会存放着当前pending的、优先级最高的那个系统事件的编号。如果多个事件pendingHIPIR只显示优先级最高的一个。高效ISR设计在ISR中第一条指令就是读取HIPIR寄存器值例如HIPIR0。将这个值作为一个索引直接跳转到一个由函数指针组成的跳转表Jump Table的对应位置。执行具体的事件处理函数。这种方法完全消除了在ISR内部进行条件判断的需要将中断源识别的时间从几十个周期缩短到几个周期对于超高速中断场景如数字电源控制至关重要。在C语言中这可以通过一个函数指针数组来实现在汇编中则可以通过计算PC偏移来实现。4.3 系统事件32-63PRU间与PRU-主机通信的利器系统事件32-63是由PRU写自身的R31寄存器生成的。这是PRU子系统内部通信的“高速公路”。PRU向主机发送中断PRU0可以通过写R31的bit 30或31分别对应主机中断0和1来触发PRU内部中断。但更重要的是PRU可以通过写R31的bit 0-4R31.t[0:4]来生成系统事件32-63。例如PRU0执行MOV R31.b0, 35会触发系统事件35。如果这个事件35被映射到某个通道并最终连接到PRUSS_EVTOUTx那么ARM就会收到一个中断。这是PRU主动通知主机的标准方式。PRU间通信PRU0生成的事件可以映射到通道并最终连接到PRU1的主机中断输入反之亦然。这为两个PRU核心之间提供了超低延迟通常就几个时钟周期的硬件信号机制非常适合实现双核同步或流水线处理。配置示例PRU0通过事件35通知ARM在INTC配置中将系统事件35映射到某个通道如通道3。将该通道映射到主机中断3PRUSS_EVTOUT1。在ARM Linux中等待PRU_EVTOUT_1事件。在PRU0代码中需要触发中断时执行MOV R31.b0, 35。ARM收到中断后进行相应处理并清除事件状态。5. 常见问题排查与调试经验实录即使理解了原理和流程在实际调试中依然会遇到各种问题。以下是我在多个项目中总结的典型问题及其解决方法。5.1 问题一中断触发了一次后再也无法触发现象按键第一次按下PRU或ARM能收到中断。后续再按没有任何反应。根本原因没有在ISR中清除系统事件在INTC中的pending状态。这是新手最常犯的错误。INTC的设计是一个系统事件被触发后其状态位在SECR中会保持为1直到被显式清除。只要这个状态位为1即使该事件再次发生INTC也不会认为有“新的”事件 pending。解决方案在PRU ISR中在ISR结束前必须向SICR寄存器写入本次触发的中断所对应的系统事件编号。例如MOV R2, 27然后SBBO R2, R1, 0, 4假设R1是SICR地址。在ARM侧使用prussdrv库时prussdrv_pru_clear_event()函数会帮你处理INTC和GIC两边的状态清除。如果自己写内核驱动则需要先清除INTC的SECR位再清除GIC的中断状态。调试技巧在怀疑中断卡住时第一件事就是去读取SECR1和SECR2寄存器看看哪个事件的bit被置1了。这能立刻定位到“罪魁祸首”。5.2 问题二ARM侧收到了中断但PRU侧没有或者反之现象预期PRU和ARM都能收到中断但只有一方有反应。排查步骤检查映射链路确认“系统事件 - 通道 - 主机中断”这条映射链的每一步都配置正确。特别是通道映射(CMR)和主机中断映射(HMR)寄存器一个字节配错就全链路失效。使用devmem2或PRU调试器直接读取这些寄存器验证。检查使能位确认三个使能开关都打开了系统事件使能EISR你的目标事件编号的使能位是否为1主机中断使能HIEISR你的目标主机中断编号的使能位是否为1全局使能GER是否为1检查连接性对于PRU接收中断确认主机中断输出是否连接到了PRU的R31正确位。例如主机中断0连接R31[30]主机中断1连接R31[31]。PRU程序需要正确配置自身来响应这些位的变化通常通过使能相应中断。对于ARM接收中断确认PRUSS_EVTOUTx在设备树中是否正确映射到了ARM GIC的某个中断号并且Linux驱动成功申请了这个中断号。使用cat /proc/interrupts命令查看对应中断号的触发计数是否增加。5.3 问题三中断响应延迟过大或不稳定现象用示波器或高精度计时器测量从触发信号到ISR第一条指令执行的时间波动很大或平均值远超预期。可能原因与解决软件清除延迟如果在ISR一开始就进行复杂的处理或者清除中断状态的操作放到了ISR末尾可能会导致INTC认为中断仍在处理从而阻塞了后续更高优先级的中断。最佳实践是ISR入口立即读取HIPIR并清除状态SICR然后再执行实际任务。中断嵌套被意外禁用如果你使用了全局嵌套但未正确操作或者GNLR被意外设置成一个高优先级值可能导致所有中断都被屏蔽。检查GNLR寄存器在运行时的值。Linux内核延迟对于ARM侧Linux内核的线程调度、中断屏蔽、电源管理如CPU Idle都会引入不可预测的延迟。对于硬实时要求考虑以下方法将处理中断的内核线程绑定到特定CPU核并设置为实时调度策略SCHED_FIFO。使用isolcpus内核参数隔离出一个专门用于实时任务的CPU核。考虑使用TI的RTOS或裸机程序运行在ARM的Cortex-M核如AM57xx的Cortex-M4上以获得确定性。PRU指令缓存未命中虽然PRU无缓存但如果ISR代码不在紧密循环中首次执行时可能因为指令存储器访问带来几个周期的延迟。对于极限延迟应用可以将关键ISR代码放在PRU内存的开头或特定对齐地址。5.4 问题四多个中断同时发生低优先级中断被“饿死”现象高优先级中断频繁发生低优先级中断始终得不到处理。分析这是固定优先级抢占式调度的固有特点。INTC的硬件仲裁保证了高优先级中断的即时响应但如果高优先级中断持续不断低优先级中断将无限期等待。解决策略优化高优先级ISR尽可能缩短高优先级ISR的执行时间只做最紧急的硬件操作如清除故障、保存关键数据将非紧急处理推迟到后台任务。使用轮询或混合模式对于不那么紧急但需保证处理的任务可以考虑在低优先级ISR中设置标志位在主循环中轮询处理或者暂时提升其优先级通道。软件动态优先级调整在极端情况下可以在ISR中根据系统状态动态修改CMR寄存器改变事件的通道映射从而改变其优先级。但这会显著增加软件复杂度和执行时间。5.5 调试工具与技巧速查表工具/方法用途命令/操作示例devmem2直接读写物理内存查看/修改INTC寄存器devmem2 0x4a320000 w(查看GER)PRU Debugger单步调试PRU代码查看寄存器、内存在CCS或使用prudebug工具/proc/interrupts查看Linux内核中断统计cat /proc/interrupts | grep pruss示波器/逻辑分析仪测量中断触发到ISR响应的实际硬件延迟探测GPIO引脚在ISR开始处翻转另一个GPIOPRU Cycle Counter测量PRU代码段执行周期数读取CTRL寄存器使能计数器读取CYCLECNT寄存器打印调试法在PRU或ARM侧输出调试信息PRU侧可通过R31事件通知ARM打印ARM侧用printk最后再分享一个配置检查清单在每次修改INTC配置后都过一遍能避免大部分低级错误[ ]映射检查系统事件-通道-主机中断路径是否畅通一个事件是否映射到了多个通道[ ]使能检查事件使能(EISR)、主机中断使能(HIEISR)、全局使能(GER)是否都已打开[ ]极性/类型检查对于外部事件其极性(SIPR)和类型(SITR)是否配置正确多数情况下默认高电平脉冲即可[ ]清除机制ISR中是否有清除SECR/SICR的代码清除操作是否在合适的位置[ ]嵌套配置如果使用了嵌套GNLR或HINLR的设置和恢复逻辑是否正确[ ]ARM/PRU连接主机中断输出是否连接到了正确的目标PRU的R31位或ARM GIC中断号设备树配置是否正确[ ]优先级设计中断的通道分配是否符合系统的实时性要求最高优先级是否给了最紧急的事件PRU INTC是一个强大而精致的硬件模块初次接触会觉得寄存器繁多、流程复杂。但一旦理解了其分层映射和硬件仲裁的设计哲学并严格按照“配置映射-使能-等待-清除”的流程操作它就会成为你构建高可靠性、高实时性嵌入式系统的得力助手。记住硬件中断控制器的价值就在于将确定性的逻辑从软件转移到硬件而你的任务就是通过正确的配置让这份确定性为你的应用服务。