1. 项目概述与核心价值在嵌入式系统开发中尤其是基于ARM Cortex-M内核的微控制器我们常常会遇到一个瓶颈片上存储资源如SRAM、Flash有限而应用需求却在不断增长。无论是运行复杂的图形界面、存储大量的日志数据还是外接高速的传感器阵列都需要一个高效、可靠的外部存储器扩展方案。这时微控制器的外部总线接口External Bus Interface就成了连接外部世界的“高速公路”。今天我想深入聊聊TI Tiva™ C系列微控制器中一个非常强大但资料相对分散的模块——EPIExternal Peripheral Interface控制器特别是其Host-Bus 16位复用接口模式。这个接口绝不仅仅是把地址线和数据线连出去那么简单它内部集成了地址锁存、多片选管理、可编程时序等“黑科技”能让你用最少的GPIO引脚实现与标准16位异步SRAM、NOR Flash乃至CPLD/FPGA的高速、稳定通信。很多工程师初次接触EPI的Host-Bus模式时可能会被手册里大量的寄存器位域和时序图吓退或者按照一个示例电路连上线后发现读写不稳定、速度上不去。这背后往往是对总线仲裁、时序参数如建立/保持时间以及不同子模式Sub-Mode适用场景理解不透彻。我曾在多个工业控制项目中深度使用TM4C129x的EPI接口来扩展外部SRAM和并行Flash期间踩过不少坑也总结出了一套从硬件连接到软件配置的“组合拳”。本文将结合官方数据手册的要点拆解Host-Bus 16位复用接口的工作原理、配置步骤并分享那些手册里不会写的实战经验和调试技巧。无论你是正在评估外部存储器方案还是正在调试一个棘手的总线访问故障相信这些内容都能给你带来直接的帮助。2. Host-Bus 16位复用接口核心原理与设计思路2.1 接口模式本质为何选择复用在深入寄存器之前我们必须先理解Host-Bus 16位复用接口Muxed Host-Bus 16 Mode要解决的核心矛盾有限的芯片引脚与日益增长的外部连接需求。一个标准的16位存储器需要16根数据线D0-D15、若干地址线例如A0-A18、写使能WE#、输出使能OE#和片选CE#。如果采用非复用Non-Muxed方式一个1MB的16位存储器就需要至少20根地址线16根数据线若干控制线这会迅速耗尽一个微控制器的GPIO资源。复用接口的精髓在于分时复用。它将地址信息和数据信息在相同的物理引脚通常是EPI0S0-EPI0S15上传输通过一个额外的控制信号——地址锁存使能ALE 在EPI中通常映射到EPI0S30引脚——来告知外部电路“现在引脚上的是地址请锁存下一个阶段引脚上将要出现的是数据”。这样16根线就扮演了“地址总线”和“数据总线”的双重角色引脚利用率几乎翻倍。这种模式非常经典被许多老式的8051、PIC微控制器以及大量标准的异步SRAM和NOR Flash芯片所采用。2.2 核心信号角色解析在配置和使用该模式前必须清楚每个EPI引脚在此时扮演的角色。根据EPIHB16CFG和EPIHB16CFG2寄存器的配置信号映射会发生变化。我们以最典型的、连接单一16位存储器的场景为例复用地址/数据总线AD[15:0] 由EPI0S0至EPI0S15这16个引脚担当。在ALE信号有效高电平期间这些引脚输出地址的低16位A[15:0]。在ALE无效后的数据阶段这些引脚在写操作时输出数据在读操作时输入数据。高位地址线A[19:16] 如果访问的地址空间超过64KB16位地址线则需要额外的地址线。这些通常由EPI0S16、EPI0S17、EPI0S18、EPI0S19等引脚充当。关键点这些是高位数、非复用的地址线在整个访问周期中保持稳定。地址锁存使能ALE 通常映射到EPI0S30。这是一个关键的正脉冲信号。其上升沿通知外部地址锁存器如74HC573或74ALVT16373捕获当前AD[15:0]引脚上的地址信息并锁存输出。在ALE下降沿之后AD总线就可以安全地切换为数据总线。写使能WRn与读使能/输出使能RDn/OEn 通常映射到EPI0S29和EPI0S28。它们是低有效的脉冲信号分别指示当前是写周期还是读周期。注意很多存储器芯片将读使能和输出使能合二为一OE#EPI的RDn信号可以直接连接到存储器的OE#引脚。片选信号CSn 这是另一个核心控制信号。在单一存储器模式下它可能直接映射到EPI0S26或EPI0S27。片选信号有效低电平标志着整个总线访问周期的开始和结束它通常覆盖了ALE、WRn、RDn的有效期。重要配置通过CSCFG和CSCFGEXT位你可以将EPI配置为支持多达4个独立的片选信号CS0n-CS3n从而用一个EPI接口管理多个外部设备每个设备可以映射到不同的地址区域。字节选择信号BLE# BHE# 这是16位模式特有的信号对应EPI0S39和EPI0S40具体引脚需查数据手册。当进行8位字节访问时BLE#低字节使能和BHE#高字节使能可以独立控制允许你只读写16位数据总线的高8位或低8位这对于与仅支持8位宽度的设备通信或进行非对齐的字节操作至关重要。务必注意必须在EPIHB16CFG寄存器中使能BSEL位否则字节访问可能无法正确进行。2.3 硬件连接示例与关键考量你提供的资料中的图11-11是一个经典的参考连接图它连接了一个16位SRAMCY62147和一个16位FlashSST39VF800A并使用了74ALVT16373作为地址锁存器。我们来拆解其中的设计逻辑地址锁存器U1: 74X16373的作用 EPI的复用地址/数据总线AD0-AD15连接到锁存器的输入D端。ALE信号连接到锁存器的锁存使能端LE。当ALE为高时锁存器透明地址直接通过当ALE变低时地址被锁存在输出端Q端并稳定地提供给SRAM和Flash的地址引脚。这样在后续的数据阶段AD总线就可以被释放用于数据传输而存储器看到的地址始终是稳定的。双片选与字节选择 图中EPI发出了两个片选CE信号可能由某个CSn信号经逻辑转换而来和字节选择BLE,BHE信号。这允许MCU独立地选择访问SRAM还是Flash并且可以进行字节操作。硬件设计经验务必仔细检查存储器和锁存器数据手册中的时序参数特别是ALE脉冲宽度、地址建立时间t_{AS}和保持时间t_{AH}是否满足EPI在配置的波特率下所能提供的时间。不满足时序是导致随机读写错误的最常见硬件原因。未显示的关键部分 原理图注释明确指出“not all bypass capacitors are shown”。这是致命的提醒。在高速总线即使几MHz也算“高速”了的电源引脚附近必须放置足够且靠近的去耦电容通常为0.1uF陶瓷电容并为每个芯片的VCC和GND提供低阻抗的回路。总线信号线尤其是时钟和ALE如果走线过长应考虑串联小电阻如22欧姆进行阻抗匹配减少振铃和过冲。核心心得EPI Host-Bus接口的硬件设计三分在连接七分在时序和电源完整性。在画PCB之前先用EPI的配置工具或手动计算在最差情况下低温、低电压你的时序余量Timing Margin还有多少。我一般会预留至少20%的余量。3. 寄存器配置详解与实操步骤理解了原理我进入实战环节如何通过配置寄存器让EPI控制器按照我们期望的时序工作。所有配置都基于对EPIHB16CFG、EPIHB16CFG2、EPIHB16TIME等寄存器的精准操作。3.1 基础配置流程配置EPI Host-Bus 16位模式是一个系统工程必须遵循正确的顺序否则可能导致总线冲突或无法访问。使能EPI模块时钟 这是第一步通过系统控制模块的RCGCGPIO和RCGCEPI寄存器具体名称可能因型号而异使能EPI所在GPIO端口和EPI模块本身的时钟。手册强调使能后必须等待至少3个系统时钟周期才能访问EPI寄存器。配置GPIO复用功能 将用于EPI功能的引脚如EPI0S0-EPI0S31从普通的GPIO模式切换到对应的EPI外设复用功能AFSEL。同时根据是输出地址、写数据、控制信号还是输入读数据配置数字使能DEN和上下拉电阻。设置EPI基本模式与波特率写入EPICFG寄存器。将MODE字段设置为0x3选择16位Host-Bus模式。重要警告对EPICFG的写操作会复位偏移地址0x010和0x014处的配置寄存器即EPIHB16CFG和EPIHB16CFG2。因此必须先配置EPICFG再配置其他细节寄存器。配置EPIBAUD寄存器。COUNT0字段决定了基本事务速率。总线时钟频率 系统时钟 / (2 * (COUNT0 1))。例如系统时钟120MHz希望EPI总线时钟30MHz则COUNT0 (120 / (2*30)) - 1 1。如果你的设计中使用双片选且需要不同速度还需设置CSBAUD位并配置COUNT1。配置Host-Bus详细参数EPIHB16CFG寄存器 这是核心配置寄存器。MODE位选择子模式。对于标准的复用地址/数据接口应设置为0x0。BSEL位如果你需要使用BLE#和BHE#进行字节操作必须将此位置1。WRWS和RDWS设置基本的写和读等待状态以2个EPI时钟周期为单位。如果你的存储器访问较慢需要在这里增加周期。BURST位使能突发传输。如果存储器支持突发读/写使能此位可以提高连续地址访问的效率。EPIHB16CFG2寄存器 主要用于片选和ALE配置。CSCFG和CSCFGEXT位这两个字段共同决定了片选和ALE的引脚映射模式。例如CSCFG0x0, CSCFGEXT0是简单的ALE模式单设备。CSCFG0x3, CSCFGEXT0是ALE双片选模式。CSCFG0x0, CSCFGEXT1是ALE四片选模式。必须根据你的硬件连接准确配置。EPIHB16TIME寄存器时序扩展 这是高级调优的关键。WRWSM和RDWSM位提供了比WRWS/RDWS更精细的等待状态控制以1个EPI时钟周期为单位。CAPWIDTH位控制主机总线传输之间的延迟。当使用多片选且CSBAUD使能时切换片选会额外增加一个时钟周期用于速率调整。3.2 配置代码示例与解析以下是一段基于TivaWare驱动库的初始化代码示例假设连接一个16位异步SRAM使用ALE和单一片选总线时钟30MHz并添加了1个等待状态。#include stdint.h #include stdbool.h #include inc/hw_memmap.h #include inc/hw_types.h #include driverlib/epi.h #include driverlib/sysctl.h #include driverlib/gpio.h void EPI_HostBus16Muxed_Init(void) { // 1. 使能外设时钟 SysCtlPeripheralEnable(SYSCTL_PERIPH_EPI0); SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOA); // 假设EPI引脚大部分在GPIO A端口 SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOB); // 以及其他可能用到的端口... // 等待时钟稳定 SysCtlDelay(3); // 2. 配置GPIO引脚为EPI功能 // 这里需要根据具体芯片的数据手册配置所有相关的EPI0Sx引脚 // 例如GPIOPinConfigure(GPIO_PA0_EPI0S0); GPIOPinTypeEPI(GPIO_PORTA_BASE, GPIO_PIN_0); // ... 配置所有AD[15:0], A[19:16], ALE, WRn, RDn, CS0n等引脚 // 3. 配置EPI工作在Host-Bus 16位模式 // 先配置EPICFG这会重置HB16CFG寄存器 EPIConfigSet(EPI0_BASE, EPI_MODE_HB16); // 4. 设置波特率系统时钟120MHz目标EPI时钟30MHz // COUNT0 (SysClk / (2 * EPIClk)) - 1 (120 / (2*30)) - 1 1 EPIDivideSet(EPI0_BASE, EPI_CLOCK_SYSCLK, 1); // COUNT0 1 // 5. 详细配置Host-Bus 16位复用模式 uint32_t ui32Config; // 设置子模式为0复用地址/数据使能字节选择如果需要设置基本等待状态 ui32Config (EPI_HB16_MODE_ADMUX | // MODE 0x0: Multiplexed Address/Data with ALE EPI_HB16_BSEL | // 使能字节选择信号 BLE#/BHE# EPI_HB16_WRWS_1 | // 写等待状态2个EPI时钟周期 (WRWS0x1) EPI_HB16_RDWS_1); // 读等待状态2个EPI时钟周期 (RDWS0x1) EPIHostBusConfigSet(EPI0_BASE, ui32Config, 0); // 第三个参数是配置集索引通常为0 // 6. 配置片选和ALE (使用CFG2寄存器) // 假设使用CS0n (EPI0S26) 和 ALE (EPI0S30) 模式为CSCFG0x0, CSCFGEXT0 // 在TivaWare中这通常通过EPIHostBusConfig2Set或直接写寄存器完成。 // 示例配置为ALE模式CS0n在EPI0S26 ALE在EPI0S30 HWREG(EPI0_BASE EPI_O_HB16CFG2) 0x00080000; // CSCFG0, CSCFGEXT0, 其他位默认 // 7. (可选) 使用TIME寄存器进行更精细的时序调整 // 例如将写等待状态微调为3个EPI时钟周期WRWS0x1, WRWSM0x1 HWREG(EPI0_BASE EPI_O_HB16TIME) | (0x1 16); // 设置WRWSM字段为1 // 8. 最后使能EPI模块 EPIEnable(EPI0_BASE); }代码关键点解析顺序至关重要EPIConfigSet必须在其他详细配置之前调用因为它会重置相关寄存器。波特率计算EPIDivideSet的第二个参数1对应COUNT0字段。务必根据你的系统时钟和目标总线速度准确计算。等待状态EPI_HB16_WRWS_1宏定义的值对应手册中的编码。WRWS0x1代表2 EPI clocks参见手册表11-11。如果需要3个时钟周期则需要同时设置WRWSM位如步骤7所示。直接寄存器访问对于一些高级配置如CFG2,TIMETivaWare可能没有提供直接的API需要直接操作寄存器。务必查阅头文件中的寄存器偏移量定义。4. 四种子模式深度解析与应用场景选择Host-Bus 16模式支持四种子模式通过EPIHB16CFG的MODE字段选择适应不同的外部设备。选择正确的子模式是成功的关键。4.1 模式0复用地址/数据带ALE配置MODE 0x0。工作原理即前面详细讨论的经典模式。地址和数据在相同的AD总线上分时传输依靠ALE信号锁存地址。需要外部地址锁存器。典型应用标准的异步SRAM如IS61LV25616、并行NOR Flash如SST39VF系列、以及与老式8051总线兼容的设备。这是最通用、最常用的模式。实操注意ALE的脉冲宽度必须满足锁存器的最小脉冲宽度要求。在ALE无效后地址锁存器的输出必须保持稳定直到下一次ALE有效。确保锁存器的输出使能OE#始终有效接地。4.2 模式1非复用地址/数据带CSn配置MODE 0x1。工作原理地址线和数据线物理上分。EPI提供独立的地址引脚如A[19:0]和数据引脚D[15:0]。使用片选CSn信号来标识访问周期而非ALE。典型应用一些较新的“类SRAM”接口设备、支持连续读Page Read的NOR Flash、以及一些简单的CPLD/FPGA接口。这种模省去了外部锁存器硬件更简单。实操注意确保地址线有足够的驱动能力特别是当负载较重时。该模式通常用于Flash但注意EPI硬件不提供Flash编程算法所需的特殊命令序列。擦写Flash必须在软件中模拟这些命令序列。4.3 模式2连续读模式配置MODE 0x2。工作原理一种针对某些SRAM的优化读模式。在发起一次读操作并保持OE#有效后只需改变地址线数据线就会输出新地址的数据无需每次读写都重新断言OE#和CS#。这减少了控制信号切换理论上能实现更高的连续读取速度。典型应用明确支持“连续读”或“页读”功能的异步SRAM。重要限制与坑点仅支持读操作不支持写操作。在HB16模式下由于地址引脚可能不足部分引脚被用于数据此模式可能不实用。该模式下SRAM会持续驱动数据总线功耗较高在电池供电应用中需谨慎使用。时序要求严格需确保地址变化后数据稳定的时间t_{AA}满足EPI的采样窗口。4.4 模式3FIFO模式配置MODE 0x3。工作原理移除了地址线和ALE。数据总线D[15:0]用于传输数据读写由WRn和RDn控制。此外可以连接外部的FIFO满FFULL和空FEMPTY标志信号到EPI引脚由EPI硬件自动根据这些流控制信号暂停或继续传输防止FIFO上溢或下溢。典型应用连接外部FIFO芯片、某些带有并行FIFO接口的通信模块如某些以太网PHY、USB桥接芯片、或作为FPGA的并行数据流接口。实操注意FIFO模式只能在异步模式下工作。MAXWAIT字段需要合理设置它定义了EPI在FFULL/FEMPTY信号有效时愿意等待的最大时钟周期数超时会产生错误中断。需要仔细同步外部异步的FFULL/FEMPTY信号到EPI时钟域手册要求信号必须被稳定识别至少2个系统时钟周期。模式选择决策表模式MODE值关键信号是否需要外部锁存器最佳应用场景主要优点主要缺点复用地址/数据0x0AD[15:0], ALE, CSn, WRn, RDn是标准异步SRAM/Flash节省引脚通用性强需额外锁存器时序稍复杂非复用地址/数据0x1A[19:0], D[15:0], CSn, WRn, RDn否类SRAM接口设备、CPLD硬件简单时序直观占用引脚较多连续读0x2A[19:0], D[15:0], OE#否支持连续读的SRAM连续读取速度快仅能读功耗高HB16下可能受限FIFO0x3D[15:0], WRn, RDn, FFULL, FEMPTY否外部FIFO、流式数据设备硬件流控数据吞吐稳定无地址线只能顺序存取5. 高级功能配置与性能调优5.1 多片选CSCFG与独立波特率CSBAUD当需要连接多个速度不同的外部设备时多片选和独立波特率功能就非常有用。配置方法在EPIHB16CFG2寄存器中CSCFG和CSCFGEXT位决定了片选信号的数量和映射引脚。例如配置为双片选模式CSCFG0x3, CSCFGEXT0则EPI0S26作为CS0nEPI0S27作为CS1nEPI0S30作为ALE独立波特率使能EPIHB16CFG2中的CSBAUD位。此时EPIBAUD寄存器的COUNT0字段控制CS0n对应设备的访问速率而COUNT1字段控制CS1n对应设备的访问速率。这允许你用一个EPI接口以不同速度访问一个高速SRAM和一个低速的CPLD配置存储器。地址映射每个片选信号对应的地址空间需要通过EPIADDRMAP寄存器或MCU的内存控制器如果支持进行映射。你需要为CS0n和CS1n分配不同的、不重叠的地址区域。5.2 等待状态Wait States精细控制等待状态是协调MCU与慢速外设速度的关键。EPI提供了两级控制基础等待状态WRWS/RDWS在EPIHB16CFG中配置以2个EPI时钟周期为单位。这是最常用的设置。精细等待状态WRWSM/RDWSM在EPIHB16TIME寄存器中配置以1个EPI时钟周期为单位。它与基础等待状态组合可以实现1到8个EPI时钟周期的等待。计算公式总等待周期数 (WRWS或RDWS字段值 * 2) (WRWSM或RDWSM字段值)。例如WRWS0x1(2周期)WRWSM0x1(加1周期)总共就是3个EPI时钟周期的写等待。如何确定需要多少等待状态这需要查阅你的外部存储器数据手册。找到关键参数读周期时间t_{RC}和写周期时间t_{WC}。输出使能有效到数据有效t_{OE}。片选/写使能有效到数据写入t_{CW}, t_{WP}。然后根据你配置的EPI总线时钟周期T_{EPICLK} 1 / EPI_Clk计算EPI控制器在默认无等待状态下的时序是否满足存储器的要求。通常你需要确保EPI提供的地址建立时间t_{AS} 存储器要求的 t_{AS} EPI提供的地址保持时间t_{AH} 存储器要求的 t_{AH} EPI提供的写脉冲宽度t_{WP} 存储器要求的 t_{WP} EPI提供的读数据采样时间在RDn上升沿前 存储器的 t_{OE} t_{AA}地址访问时间如果不满足就需要增加等待状态。一个实用的调试方法开始时设置一个较大的等待状态例如6-8个周期确保基本读写功能正常。然后用逻辑分析仪或示波器抓取ALE、CSn、WRn/RDn和AD总线的波形测量实际时序。逐步减少等待状态直到波形参数刚好满足存储器数据手册中的最小值并留出一定余量通常20%。5.3 突发传输BURST使能如果EPIHB16CFG寄存器中的BURST位被使能EPI控制器会对连续地址的读写操作进行优化。在突发传输中第一个访问周期是完整的包含地址相位和数据相位但后续对连续地址的访问可能会省略或缩短某些控制信号如ALE的切换从而提升连续数据传输的吞吐量。使能条件BURST位不能与WRWS/RDWS或WRWSM/RDWSM等待状态配置位同时使用。也就是说要么配置为带等待状态的普通传输要么配置为不带等待状态的突发传输要求存储器速度足够快。使用场景适用于需要大量连续数据搬移的场景如图形帧缓冲区操作、DMA传输等。务必确认你的存储器支持突发访问模式许多标准的异步SRAM并不支持。6. 常见问题排查与实战调试技巧即使按照手册配置在实际硬件调试中也可能遇到各种问题。以下是我总结的一些常见故障现象和排查思路。6.1 问题一读写数据全为0或0xFF或数据不稳定可能原因1电源与去耦。这是首当其冲要检查的。用示波器测量存储器和锁存器的VCC引脚在读写瞬间是否有明显的电压跌落毛刺。确保每个芯片的电源引脚附近都有0.1uF陶瓷电容并且电源路径阻抗足够低。可能原因2信号完整性。长距离、无端接的总线容易产生振铃。检查ALE、CSn等关键控制信号是否有过冲或振铃。可以考虑在驱动端串联一个22-100欧姆的小电阻。可能原因3时序不满足。这是最复杂的原因。使用逻辑分析仪同步捕获ALE、CSn、WRn/RDn、以及AD总线。重点测量ALE有效脉冲宽度。ALE下降沿后到WRn或RDn有效之间的时间地址建立时间。WRn或RDn的有效脉冲宽度。对于读操作在RDn上升沿前数据总线上的数据是否已经稳定了足够长的时间数据建立时间。 将测量值与存储器数据手册中的最小值对比。如果不足增加WRWS/RDWS或WRWSM/RDWSM。可能原因4字节访问未使能BSEL。如果你尝试进行8位字节访问例如使用uint8_t指针但EPIHB16CFG中的BSEL位未使能那么BLE#/BHE#信号不会动作可能导致访问错误。务必在需要进行字节操作时使能BSEL。6.2 问题二只能访问低64KB地址空间可能原因高位地址线未正确配置或连接。在复用模式下地址A[19:16]是通过非复用的EPI引脚如EPI0S16-EPI0S19输出的。检查这些引脚是否在GPIO初始化时正确配置为EPI功能硬件上是否已连接到存储器对应的高位地址引脚软件访问的地址是否超出了你硬件连接所支持的范围例如如果你的硬件只连接了A[17:0]256KB空间那么访问0x40000以上的地址就是无效的。6.3 问题三使用多片选时只有CS0n有效可能原因CSCFG配置错误或地址映射错误。首先确认EPIHB16CFG2寄存器的CSCFG和CSCFGEXT位是否按照你的硬件连接双片选还是四片选正确设置。其次确认你访问的地址是否落在了对应片选所映射的地址区域内。这通常需要配置EPIADDRMAP寄存器或依赖MCU的静态内存控制器如TM4C129x的SYSCTL_MEMTIM0寄存器来划分地址空间。6.4 调试技巧与工具软件仿真在硬件制作前利用TI的CCSCode Composer Studio仿真器在不连接实际硬件的情况下单步运行EPI配置代码检查寄存器值是否按预期设置。内存窗口观察配置完成后在调试器的内存窗口中直接查看映射到EPI地址空间的内存。尝试写入一个已知模式如0xAA55再读回。如果读回值不一致说明配置或硬件有问题。逻辑分析仪是神器一个支持至少36通道的逻辑分析仪例如Saleae Logic系列对于调试并行总线不可或缺。设置好触发条件如CSn下降沿可以清晰地看到整个访问周期的时序关系是诊断时序问题的最直接手段。分步测试法第一步先以极低的波特率比如1MHz和最大的等待状态进行测试排除基本的连接和配置错误。第二步逐步提高波特率观察是否在某个频率点出现错误。第三步在目标频率下逐步减少等待状态直到找到稳定工作的临界点然后增加适量余量。注意未使用的引脚未用于EPI功能的EPI0Sx引脚最好在GPIO初始化中设置为输入下拉或上拉避免浮空引入噪声。最后EPI Host-Bus接口是一个功能强大且灵活的外设其复杂性源于其强大的可配置性。最好的学习方式就是动手实践从一块简单的评估板开始连接一个标准的16位SRAM从最基本的复用模式配起用逻辑分析仪观察每一个配置位带来的波形变化。当你能够稳定地以20MHz甚至更高频率读写外部存储器时你会发现它为你的嵌入式系统打开了新的大门——更大的内存空间、更快的临时数据交换区、以及连接各种并行外设的可能性。