1. 项目概述与核心挑战在高速串行通信的设计与调试中我们常常会遇到一个看似矛盾的现象示波器上抓到的波形“看起来”挺干净时钟和数据眼图也勉强能睁开但系统在实际运行中就是会偶发误码尤其是在高温、长电缆或者复杂电磁环境下。这种问题往往让硬件工程师和信号完整性SI工程师头疼不已因为它不像电源轨塌陷或者信号过冲那样直观。问题的根源常常隐藏在信号时序的细微偏差和系统噪声容限的不足之中。今天我们就来深入聊聊两个在评估高速串行链路信号质量时至关重要的“内功”参数确定性抖动tDJIT和理想噪声容限tRNM。理解并善用它们是确保你的SERDES串行器/解串器链路比如基于BLVDS总线低压差分信号的接口能在严苛环境下稳定工作的关键。简单来说tDJIT描述的是信号边沿位置相对于理想位置的、可预测的、重复性的偏移比如由码型相关效应、串扰或电源噪声引起的固定时间偏差。而tRNM则是一个更“系统级”的视角它回答了一个核心问题在接收端采样电路“吃掉”了它正常工作所必需的那部分比特时间后还剩下多少时间窗口可以用来“抵御”各种外部噪声包括发射端的抖动的侵袭这个剩余的时间窗口就是tRNM。它直接决定了你的系统在面临外界干扰时有多“强壮”。本次探讨将围绕TI的SCAN921025串行器和SCAN921226解串器这对经典的BLVDS SERDES芯片组展开但其中关于tDJIT和tRNM的理念与方法适用于绝大多数高速串行接口的评估。2. 核心概念深度解析tDJIT与tRNM2.1 确定性抖动tDJIT的本质与来源抖动Jitter是数字信号边沿在时间轴上偏离其理想位置的程度。我们通常将其分为两大类随机抖动Random Jitter, RJ和确定性抖动Deterministic Jitter, DJ。tDJIT在这里特指确定性抖动分量。为什么是“确定性”的因为这类抖动的产生原因和幅度在一定程度上是可预测、可重复的。它不是像热噪声那样完全随机的过程。在SERDES系统中tDJIT的主要来源包括码间干扰ISI这是高速信号在传输线中由于损耗和阻抗不连续导致的。前一个比特的“尾巴”残余能量会干扰后一个比特导致其边沿位置发生偏移。对于固定的数据码型ISI引起的抖动是固定的。串扰Crosstalk相邻信号线之间的电磁耦合。当 aggressor 信号跳变时会在 victim 信号上感应出噪声可能提前或推迟其过零点。在布局布线固定的情况下特定 aggressor 活动模式引起的串扰抖动也是确定性的。电源噪声引起的抖动PSIJ电源轨上的噪声会调制芯片内部时钟路径或输出驱动器的延迟。如果电源噪声与数据模式相关例如大量数据位同时翻转导致瞬时电流增大那么产生的抖动也表现为确定性。占空比失真DCD信号高电平和低电平的脉冲宽度不一致这通常源于驱动器的不对称性或参考电平的偏移也是一种确定性抖动。在评估tDJIT时我们关注的是其峰值到峰值Peak-to-Peak的幅度。因为确定性抖动是有界的它的最坏情况偏移量是固定的。在眼图分析中tDJIT会直接侵蚀水平方向时间轴的眼图张开度。2.2 理想噪声容限tRNM的系统性视角tRNM是一个更具工程实践意义的参数。它的定义基于接收端采样器的视角。我们可以将其理解过程分解为三步第一步定义“理想比特”窗口。在一个比特周期Unit Interval, UI内我们假设一个从完美时钟沿开始、宽度正好为一个UI的理想时间窗口。第二步接收端采样器的“刚性需求”。接收器如SCAN921226内部的时钟数据恢复CDR电路和采样触发器需要一段稳定的、无跳变的时间来正确捕获数据。这段需求时间包括了建立时间Setup Time和保持时间Hold Time的要求以及CDR电路锁定相位所需的时间余量。这部分时间是系统功能所必需的可以看作是接收端“必须消耗”的比特时间。第三步计算“剩余财富”——tRNM。从一个完整的UI中扣除掉接收端必须消耗的那部分时间后剩下的时间就是tRNM。公式上可以粗略表示为tRNM UI - (Receiver Sampling Window)。这个剩余的时间窗口就是用来容纳所有“坏东西”的预算池包括发射器的tDJIT这是关键tRNM的定义明确包含了发射器抖动。信道引入的抖动包括ISI等。时钟抖动。其他随机的时间噪声。tRNM的正负号含义在技术文档的图示中你可能会看到tRNMI-L左为负值tRNMI-R右为正值。这并非指容限本身是负的而是以理想采样点通常是比特中心为参考原点的一种表述。“左”边容限为负表示允许信号边沿早于理想位置的程度“右”边容限为正表示允许信号边沿晚于理想位置的程度。一个健康的系统左右两侧的tRNM都应该有足够的正值余量。核心洞见tRNM不是一个对单一信号的测量值而是一个系统分配的预算值。你在设计初期就需要根据UI、接收器性能和预期的抖动总量为tRNM设定一个目标值。测试验证的目的就是确认在真实系统中剩余的、可用的tRNM是否仍然为正且足够大。2.3 tDJIT与tRNM的关联与区别两者都关乎时间容限但视角不同tDJIT是“因”的一部分它是侵蚀时间预算UI的众多因素之一是客观存在的信号缺陷。tRNM是“果”的体现它是扣除了所有系统刚性消耗后最终剩下的、可用于应对所有“因”包括tDJIT的总预算余额。你可以把整个UI想象成一块固定大小的蛋糕比如1 ns。接收器芯片比如SCAN921226的“胃口”采样窗口是固定的假设它必须吃掉0.4 ns。那么一开始你的蛋糕余额tRNM就是 1 - 0.4 0.6 ns。现在发射器SCAN921025和传输路径产生了tDJIT假设它“偷吃”了0.2 ns。那么你最终能用来应对其他零星噪声如随机抖动的蛋糕就只剩下 0.6 - 0.2 0.4 ns。tRNM的测量就是在验证这个最终剩余的0.4 ns是否仍然大于零且满足你的安全裕量要求。3. 基于眼图模板的实测验证方法理论定义清晰后如何在实际的示波器上验证tDJIT和tRNM呢最直观、最强大的工具就是眼图模板测试Eye Diagram Mask Testing。TI在相关应用笔记如SNLA053中详细介绍了如何使用眼图模板来验证BLVDS SERDES的信号完整性其核心思想正是对tRNM的图形化检验。3.1 构建自定义眼图模板标准的眼图模板如USB、PCIe规范定义的是通用的。但对于像SCAN921025/226这样的定制化或工业接口我们需要根据其芯片规格构建自定义模板。模板的垂直电压边界由接收器的输入灵敏度决定。对于SCAN921226其差分输入阈值典型值为±50mV。这意味着模板在垂直方向上的开口至少需要高于50mV且低于-50mV以确保信号能被明确识别为高或低。通常我们会留出裕量例如将模板的垂直开口设置为±80mV。模板的水平时间边界**则直接体现了tRNM的要求。是关键步骤确定理想采样点通常位于比特时间UI的中心。例如对于40MHz并行时钟串行数据率为400Mbps则UI 2.5 ns。理想采样点位于1.25 ns处。定义接收器采样窗口这需要从芯片数据手册或通过特性测试获得。假设SCAN921226的采样窗口建立保持时间和相位误差总共需要0.4 ns。计算并绘制模板水平边界从理想采样点1.25 ns向前左和向后右各扩展半个采样窗口0.2 ns这个区域是“禁止区域”信号边沿不应进入。那么模板的水平开口就从0.2 ns开始到2.3 ns结束假设时间轴从0到2.5 ns。这样模板的水平宽度就是2.3 - 0.2 2.1 ns。这个2.1 ns的开口对应的就是系统设计初期期望的tRNM2.5 ns - 0.4 ns 2.1 ns。3.2 执行测试与解读结果将构建好的自定义模板加载到高速示波器通常需要高带宽、高采样率的示波器并配合差分探头的眼图测试软件中。然后对SERDES链路的串行数据输出如SCAN921025的DO/DO-引脚进行长期采集捕获数十万甚至上百万个UI。测试通过如果所有采集到的信号边沿和电平都落在模板区域之外没有触碰或穿越模板的“禁区”则眼图测试通过。这意味着在当前测试条件下信号的tDJIT等抖动因素和噪声水平没有侵蚀掉我们分配的tRNM预算系统有时序裕量。测试失败如果信号轨迹触碰了模板特别是水平方向的禁区则测试失败。这直接表明实际的tRNM小于设计预算。可能的原因包括tDJIT过大发射器或信道引入了比预期更严重的确定性抖动。随机抖动过大导致眼图在水平方向闭合。接收器实际需求窗口更大芯片性能或工作条件电压、温度导致其所需的采样窗口比预估的0.4 ns更宽。模板设计过于乐观初始预算分配不足。3.3 分离tDJIT贡献的实用技巧在眼图测试失败或想定量分析tDJIT时我们需要从总抖动中将其分离出来。示波器的高级抖动分析工具如Tektronix的DPOJET或Keysight的EZJIT可以帮我们做到采集长时序波形捕获包含重复性数据模式如伪随机码PRBS的长时间序列。生成抖动频谱工具会对信号边沿的时序偏差进行统计分析并绘制抖动频谱图。识别确定性分量在抖动频谱中离散的尖峰Spurs通常对应确定性的抖动源。例如在数据速率一半频率处的尖峰可能与占空比失真DCD有关。与时钟频率或其谐波相关的尖峰可能与电源噪声PSIJ有关。特定低频的尖峰可能与周期性串扰有关。提取tDJIT抖动分析软件可以通过各种算法如尾部拟合分离RJ和DJ估算出确定性抖动的峰值。这个值就是你所关心的tDJIT。将其与你系统预算中的tDJIT分配值进行比较即可判断发射器或信道是否超标。4. 针对SCAN921025/226的实操要点与设计考量了解了通用方法我们结合这对具体芯片看看实操中需要注意什么。4.1 电源与地处理的基石作用SCAN921025和SCAN921226都明确区分了数字电源/地DVCC/DGND和模拟电源/地AVCC/AGND。这对于控制tDJIT至关重要尤其是减少PSIJ。必须分开供电与滤波AVCC为内部的PLL和模拟电路供电对噪声极其敏感。绝对不要将其与数字电源直接连在一起。应使用独立的LDO或经过LC滤波的网络为其供电。每个AVCC引脚到AGND的旁路电容通常为0.1μF和1-10μF组合必须尽可能靠近引脚放置。单点接地芯片的AGND和DGND在封装内部可能并未连接。在PCB上应通过一个磁珠或0欧姆电阻在靠近芯片的某一点将它们连接起来从而实现“单点接地”避免模拟地平面上的数字噪声电流干扰敏感的PLL电路。这个接地点通常选择在芯片下方或最近的电容器接地端。参考时钟的纯净度SCAN921226的REFCLK引脚为内部PLL提供参考频率。这个时钟信号的抖动会直接传递给恢复时钟进而影响整个系统的时序容限。务必使用低抖动的时钟源并对其电源进行严格的模拟电源滤波。4.2 板级布局布线的信号完整性实践PCB设计是影响tDJIT尤其是ISI和串扰的主要环节。差分对控制DO/DO-发端和RI/RI-收端是关键的BLVDS差分对。必须严格遵循差分布线规则等长两条走线长度差控制在5-10 mil0.13-0.25 mm以内以减少时序偏差。等距保持从驱动器到接收器全程走线间距恒定维持差分阻抗一致性BLVDS典型阻抗约为100Ω差分。远离干扰源远离开关电源、晶振、数字总线等噪声源并避免跨越地平面分割缝隙。端接匹配BLVDS是点到多点的总线标准通常在远端接收器端进行并联端接阻值匹配差分阻抗。不正确的端接会导致反射引起严重的ISI显著增加tDJIT。务必根据实际拓扑和接收器数量计算并选择合适的端接电阻。去耦电容的布局如前所述所有电源引脚的去耦电容回路必须尽可能短。使用0402或更小封装的电容并直接通过过孔连接到芯片正下方的完整地平面。4.3 利用芯片功能辅助测试SCAN921025/226提供了一些可用于测试和诊断的引脚SYNC引脚SCAN921025强制发送器输出同步符号。在测试初期你可以发送固定的同步模式而非随机数据这样在示波器上更容易触发和观察确定的眼图便于初步判断信号质量。LOCK引脚SCAN921226这是一个重要的状态指示。如果LOCK信号无法稳定拉低指示锁定那么任何关于tRNM的讨论都失去了前提。在测试眼图和tRNM之前首先确保LOCK信号稳定。不稳定的锁定可能源于参考时钟质量差、信号幅度不足或噪声过大。5. 调试案例与常见问题排查在实际项目中眼图测试失败或系统误码是常态。下面分享几个典型的排查思路。5.1 案例一眼图水平方向触碰模板边缘现象眼图测试失败信号轨迹在水平方向时间轴的左侧或右侧频繁触碰模板边界。眼图看起来“很瘦”。排查步骤检查时钟质量首先测量发射器输入时钟TCLK和接收器参考时钟REFCLK的抖动。使用示波器的时钟抖动分析功能。如果源时钟抖动就很大那么恢复时钟和数据抖动必然恶化。这是最常见的原因之一。分析抖动成分启动示波器的抖动分解分析。观察总抖动TJ中确定性抖动DJ和随机抖动RJ的占比。如果DJ占主导重点排查ISI和串扰。检查PCB走线是否有过长的stub、阻抗是否连续、端接电阻值是否准确且焊接良好。检查电源纹波特别是AVCC上的纹波这会导致PSIJ。如果RJ占主导可能源于热噪声或电源背景噪声。检查电源滤波是否充分环境噪声是否过大。试降低数据速率看眼图是否改善以确认是否为带宽受限导致的噪声增强。验证信号幅度用示波器测量BLVDS差分信号的峰峰值电压。确保其在芯片规格要求的范围内通常BLVDS差分摆幅在几百mV。幅度过小会降低信噪比使接收器对抖动更敏感。检查电源完整性使用近场探头或直接通过测试点观察DVCC和AVCC上的噪声。特别是关注与数据模式同步的噪声毛刺。5.2 案例二眼图垂直方向触碰模板边缘现象信号轨迹在垂直方向电压轴的上方或下方触碰模板。排查步骤测量共模电压BLVDS信号不仅有差分分量还有共模电压要求。使用示波器测量AB/2检查共模电压是否在接收器SCAN921226的输入共模范围之内。不合适的共模电压会导致接收器内部放大器工作异常压缩有效信号幅度。检查差分对称性分别测量DO和DO-或RI和RI-对地的单端波形。观察它们的幅度、上升/下降时间是否对称。严重的不对称可能源于驱动器不匹配、走线不对称或端接不平衡这会导致差分信号中包含较大的共模噪声从而压缩垂直眼高。检查地弹噪声高速信号翻转时通过回流路径的地平面会产生瞬间的电压波动地弹。如果数字地和模拟地隔离不好地弹噪声会直接耦合到敏感的模拟输入端。确保AGND平面完整、安静并与DGND良好单点连接。5.3 系统级联调试建议在复杂系统中可能有多组SERDES通道。调试时建议采用隔离法最小系统法首先搭建最简单的点对点连接排除背板、连接器等复杂因素的影响。在此环境下验证tRNM和眼图。逐级加载在最小系统稳定后逐步添加负载如增加接收器节点、加长电缆、引入背板连接器。每增加一个元素重新测试眼图观察tRNM的恶化情况。这能帮你定位哪个环节对信号完整性影响最大。温度与电压边际测试信号质量测试不应只在室温、标称电压下进行。需要在高温如85°C、低温如-40°C以及电源电压波动如±5%的极端条件下重复眼图测试。PLL性能、驱动器强度和接收器灵敏度都会随温度和电压变化可能导致tRNM在极端条件下变为负值。掌握tDJIT和tRNM的分析与验证相当于为高速数字设计装备了一副“透视眼镜”。它让你不再仅仅依赖“波形看起来不错”这种模糊的感觉而是能够定量地评估系统的时序裕量预测其在恶劣环境下的可靠性。从理解概念到构建眼图模板进行实测再到结合具体芯片如SCAN921025/226进行电源、布局和调试这是一个从理论到实践的完整闭环。下次当你面对一个偶发误码的高速链路时不妨从测量眼图和计算tRNM入手你很可能就会发现那个隐藏的“时间小偷”。