1. NHET高精度定时器为何需要双预分频架构在嵌入式实时控制领域比如电机驱动、数字电源或者车身控制单元里我们常常需要以极高的精度去控制一个引脚的电平翻转时间或者测量一个外部脉冲的宽度。你可能会想用一个基础定时器配合一个预分频器不就行了吗比如系统主频是80MHz我8分频一下得到10MHz的计数时钟每个计数周期就是100纳秒。对于很多应用比如生成一个1kHz的PWM这个精度似乎也够用。但现实场景往往更苛刻。假设我要控制一个伺服电机PWM频率是20kHz周期是50微秒。如果我想实现0.1%的占空比分辨率就意味着我需要能控制50纳秒级别的时间片。如果我的定时器基准时钟是100纳秒那我连一个计数点都调不了占空比调整只能是100纳秒的整数倍分辨率一下子就掉到了0.2%。这还没考虑更精密的场景比如LLC谐振电源的移相控制或者高动态性能的电机FOC控制它们对时序抖动的容忍度极低需要纳秒级的控制精度。这就是传统单预分频定时器的瓶颈分辨率精度和程序循环周期控制带宽之间存在矛盾。为了提高精度你需要提高计数时钟频率减小预分频但这会导致计数器跑得飞快你的控制程序比如计算下一个PWM占空比必须在更短的时间内完成对CPU或程序逻辑是巨大压力。反之为了给复杂控制算法留出足够的执行时间你就得降低计数时钟频率牺牲精度。NHETHigh-End Timer模块的聪明之处在于它通过双预分频器结构优雅地解耦了这对矛盾。它不是一个简单的定时器而是一个带有专用指令集的小型、确定性的“协处理器”。它的核心思想是将时间基准分成两个层次。第一个层次是高分辨率时钟。它由一个6位预分频器对系统时钟VCLK2分频得到这是整个模块能分辨的最小时间单位直接决定了引脚动作或测量的最高时间精度。比如VCLK2100MHzHR分频系数设为2那么HR时钟周期就是20纳秒。第二个层次是循环分辨率时钟。它再由一个3位预分频器对HR时钟进行二次分频得到。这个时钟的周期定义了一个完整的NHET程序循环的执行时间窗口。你可以把它想象成NHET这个“小CPU”的主循环周期。所有NHET指令比如比较、跳转、移动数据都在这个周期内按部就班地执行。这种架构带来了一个关键优势时间槽。一个LR周期内包含的HR时钟周期数就是可用的“时间槽”数量。例如HR周期20nsLR周期1.28μs那么时间槽数量就是64个。NHET程序可以利用这些时间槽来安排指令执行顺序而高精度的引脚动作由HR逻辑负责可以在LR周期的任何一点以HR周期为步进被触发不受指令执行流本身的延迟影响。简单来说LR时钟决定了你的控制算法有多复杂有多少条指令可以执行HR时钟决定了你的控制输出有多精确。你可以为了运行一个包含数十条指令的复杂状态机而设置一个较长的LR周期比如10μs但同时通过设置一个很高的HR时钟频率比如对应25ns的HR周期依然保持对引脚25纳秒级别的控制精度。这是传统单定时器架构难以实现的。2. 核心细节解析从寄存器配置到指令执行要驾驭NHET必须吃透几个核心概念和它们之间的联动关系。这不仅仅是配置几个寄存器更是理解一套时间管理的哲学。2.1 预分频因子寄存器与时间基准计算一切始于HETPFR寄存器。它包含了两个预分频器的配置位域是定义整个NHET时间体系的基石。HR预分频因子占据HETPFR[5:0]共6位。分频系数hr的范围是1到64。它直接由这6位的二进制值表示。例如HETPFR[5:0] 0b000010十进制2则hr 2。LR预分频因子占据HETPFR[10:8]共3位。分频系数lr的取值是固定的几个2的幂次方1, 2, 4, 8, 16, 32, 64, 128。这3位二进制值通过一个固定的映射表见数据手册对应到这些值。例如HETPFR[10:8] 0b011十进制3对应lr 8。有了VCLK2频率、hr和lr我们就可以计算出所有关键时间参数高分辨率时钟周期HRP hr / VCLK2。这是硬件的最高计时精度。循环分辨率时钟周期LRP (hr * lr) / VCLK2 lr * HRP。这是NHET程序的主循环周期。可用时间槽数量ts hr * lr。这代表在一个LRP内有多少个HRP时间片。它也间接反映了你的NHET程序最多可以安排多少条指令因为每条指令至少消耗一个时间槽复杂指令可能更多。实操心得参数选择的权衡艺术配置HETPFR时你其实在做一场三角博弈HRP精度、LRP程序容量、VCLK2系统负担。场景一追求极限精度。假设VCLK280MHz你需要HRP12.5ns。那么hr必须为1因为80MHz周期是12.5ns。如果你还需要至少100个时间槽来运行程序那么lr必须至少为100。但lr的可选值里64之后就是128。选择lr128则LRP128*12.5ns1.6μs。这意味着你的所有NHET指令必须在1.6微秒内执行完毕。你需要仔细评估你的NHET程序是否足够精简。场景二需要复杂控制逻辑。假设你的NHET程序有50条指令每条指令平均需要2个时间槽总共需要约100个时间槽。VCLK232MHz。为了给程序留出足够余量我们选lr128。此时ts hr * 128。要满足ts100hr至少为1。如果我们选hr2则ts256非常充裕。此时HRP2/32MHz62.5nsLRP128*62.5ns8μs。你获得了62.5ns的精度以及8μs的充裕程序执行窗口。关键点lr的选择决定了程序的时间预算hr的选择在VCLK2固定的前提下决定了物理精度。通常先根据程序复杂度确定最小的lr再根据精度要求选择能满足ts要求的、最小的hr。2.2 7位HR数据字段的“位权”解码这是NHET高精度控制的精髓所在也是最容易让人困惑的地方。许多支持高精度的指令如ECMP,MCMP,PWCNT都有一个7位的hr_data字段。它不是一个简单的二进制数而是一个基于lr值的、具有特定权重的编码值。为什么这么做因为在一个LRP内最多可以插入lr个HRP的延迟。如果lr128你需要7位二进制数0-127来索引所有的HRP位置。但如果lr64你最多只需要索引0-63只需要6位。lr32则需要5位以此类推。硬件为了高效和统一固定使用7位字段。对于不同的lr值它只关心其中高位的若干有效位低位被视为无效在比较时当作0在捕获时写入0。数据手册中的那个表格Table 18-6就是解码器。解码规则lr值决定了从最高位D[6]开始向下有多少位是有效的(V)。有效位的权重依次是1/2, 1/4, 1/8, 1/16, 1/32, 1/64, 1/128。hr_data所代表的HRP周期数延迟计算公式为HR_Delay lr * (D[6]*1/2 D[5]*1/4 D[4]*1/8 D[3]*1/16 D[2]*1/32 D[1]*1/64 D[0]*1/128)举例拆解假设lr16hr_data 0x50(二进制101_0000)。查表可知lr16时D[6], D[5], D[4], D[3]是有效位(V)D[2], D[1], D[0]被忽略(X)。因此我们只关心1010二进制。计算延迟HR_Delay 16 * (1*1/2 0*1/4 1*1/8 0*1/16) 16 * (0.5 0.125) 16 * 0.625 10。这意味着高精度动作将在匹配发生后的第10个HRP周期触发。注意事项配置时的易错点忽略lr的影响直接给hr_data写一个0-127的值而不考虑当前lr设置这是最常见的错误。例如lr8时你写hr_data10二进制0001010由于只有高3位D[6:4]有效000实际延迟是0。手动计算麻烦在实际编程中我们通常用宏或函数来封装这个计算。例如定义一个宏HR_DELAY(cycles)它根据当前lr值自动将想要的HRP周期数转换成正确的hr_data位模式。或者更直观的方法是在定义时间参数时直接以HRP为单位思考然后用工具函数转换。理解“无效位”的行为对于输出比较指令如ECMP无效位写入任何值都会被硬件忽略视作0。对于输入捕获指令如PCNT硬件在写入捕获值时会自动将无效位置0。所以你在读取hr_data字段时看到的总是符合当前lr设置的有效值。2.3 主机接口与内存访问机制NHET自带一块RAM用于存放其程序指令序列。CPU或DMA等主机需要与这块RAM交互读取捕获的数据或更新比较值。这里有几个关键机制需要理解1. 64位读访问与影子寄存器 为了提高效率当主机需要连续读取一条指令的控制字段CF和数据字段DF时NHET支持一种“64位读”模式。具体过程是当主机读取CF(n)时硬件会同时将对应的DF(n)加载到一个影子寄存器中。紧接着主机对DF(n)的读操作实际上是从影子寄存器中读取数据而非直接访问RAM。优势避免了第二次RAM访问延迟提高了读取效率保证了CF和DF数据的时间一致性它们来自同一个指令执行瞬间的快照。限制NHET通常提供3个影子寄存器。这意味着最多可以有3个主设备如CPU核心1、CPU核心2、DMA交错进行64位读操作。如果第4个主设备试图发起这样的读取会引发地址错误。应用在读取如PCNT脉冲计数或WCAP宽度捕获这类指令的捕获结果时使用64位读即一次32位读CF紧接一次32位读DF是最佳实践。2. 自动读清零功能 这是一个非常实用的功能用于帮助主机判断捕获的数据是否为新数据。在指令的控制字段中有一个位C26可以启用此功能。工作原理当主机读取启用了自动读清零的指令的数据字段时NHET硬件会在读取完成后立即将该数据字段在RAM中的值清零。应用场景主程序循环读取一个PCNT指令的数据字段以获取脉冲宽度。如果读到的值是0可能意味着自从上次读取后没有新的脉冲被捕获或者捕获值就是0。如果读到一个非零值则意味着这是一个新的、尚未被读取过的脉冲宽度值。这简化了软件对新数据到达的判断逻辑避免了设置额外的“新数据标志”寄存器。3. 仿真模式下的行为 在调试时当CPU遇到断点挂起时NHET可以有两种行为模式通过全局配置寄存器设置挂起模式NHET在完成当前正在执行的指令后停止。此时CPU可以安全地检查和修改NHET RAM和寄存器分析“冻结”的定时器状态。这对于调试时序逻辑至关重要。忽略挂起模式NHET完全无视CPU的挂起信号继续实时运行。这在调试那些对时序极其敏感、不允许停止的外设交互时非常有用。3. 高分辨率I/O控制从结构到高级应用NHET的32个I/O引脚每个都配备了一套独立且强大的控制逻辑使其远超普通GPIO或基本定时器输出。3.1 高分辨率结构的工作原理每个引脚内部都有一个高分辨率块。你可以把它想象成一个专属于这个引脚的、超快HR时钟驱动的“子定时器”。当一条高分辨率指令如ECMP,MCMP,PCNT,PWCNT,WCAP指向某个引脚时这个HR块就会被“编程”。关键限制每个引脚在一个LR循环周期内只能接受第一条高分辨率指令的编程。这是硬件架构决定的。如果后续指令也试图以高分辨率模式操作同一个引脚它们会被忽略。这个设计保证了HR控制逻辑的确定性和简单性。为了绕过这个限制实现更复杂的功能NHET提供了两个巧妙的共享机制1. HR结构共享 通过设置HETHRSH寄存器可以让相邻的两个HR结构如HR0和HR1共享同一个物理引脚如Pin 0。此时Pin 1仍然可以作为普通GPIO使用。这个功能主要用于输入捕获。典型应用测量一个PWM信号的高电平和低电平宽度。你可以让PCNT指令A配置为上升沿到下降沿捕获使用HR0并指向Pin 0同时让PCNT指令B配置为下降沿到上升沿捕获使用HR1并通过共享机制也指向Pin 0。这样指令A捕获高脉冲宽度指令B捕获低脉冲宽度完美分解了整个周期。2. XOR共享结构 通过设置HETXOR寄存器可以将两个相邻HR结构HR_N和HR_N1的输出进行异或后驱动同一个引脚Pin N。Pin N1同样可用作GPIO。这个功能专为高精度对称PWM生成设计。为什么需要它普通的单HR结构输出PWM时上升沿和下降沿都由同一个HR比较器产生。如果你想生成一个中心对称的PWM即脉冲中心严格对齐于计数周期的中心点并且要动态调整占空比计算会非常复杂。因为改变一个边沿另一个边沿也需要对称地移动。XOR如何解决两个HR结构独立工作。例如HR0负责生成一个“左”边沿比如上升沿HR1负责生成一个“右”边沿比如下降沿。两个信号异或后在Pin 0上产生的脉冲其上升沿和下降沿可以独立地、以HR精度进行控制。这使得生成严格对称或任意复杂位置关系的边沿变得非常容易特别适合于电机控制中的死区时间插入、移相控制等场景。3.2 回环模式自检与监控利器回环模式允许将一个HR结构的输出内部连接到另一个HR结构的输入而无需经过外部引脚。这通过HETLBPSEL和HETLBPDIR寄存器配置。数字回环信号在输出缓冲器之前直接连接。信号不会出现在物理引脚上。这纯粹用于内部自检和测试。例如你可以用HR0生成一个复杂的PWM波形然后用HR1配置为捕获模式通过数字回环连接来验证HR0生成的波形是否符合预期所有操作都在芯片内部完成不依赖外部电路。模拟回环信号在输出缓冲器之后连接。信号会出现在物理引脚上。这可以用来实现“监听”功能。例如你用HR0驱动一个功率MOSFET的栅极同时用HR1通过模拟回环监听这个驱动信号可以实时监控实际输出到引脚上的波形用于诊断或保护。实操心得HR指令的hr_lr位ECMP,MCMP,PWCNT,WCAP这些指令都有一个hr_lr位控制字段第8位。这个位的默认值是0代表高分辨率模式。 如果你需要在一个引脚上使用多条上述指令只有第一条指令的hr_lr位应设为0高分辨率模式后续指令的hr_lr位必须设为1标准分辨率模式。 标准分辨率模式下指令将忽略其7位hr_data字段引脚动作的精度将退化到LR时钟级别。这通常用于实现一些辅助性的、对精度要求不高的控制逻辑而把唯一的HR精度留给最关键的那条指令。配置时务必注意顺序硬件只认第一个hr_lr0的指令作为HR控制源。3.3 边沿检测机制与“前一位”NHET的输入引脚边沿检测逻辑基于两个锁存器Lx和Px。Lx在每个LR周期开始时锁存引脚当前电平。Px锁存上一个LR周期的Lx值。 在每个指令执行时硬件比较Lx和PxLxPx无边沿发生。Lx0, Px1检测到下降沿。Lx1, Px0检测到上升沿。与边沿检测相关的指令如PCNT,WCAP的控制字段中有一个“前一位”。这个位不是用于检测边沿的而是记录最近一次检测到的边沿类型0为下降沿或低电平1为上升沿或高电平。这个“前一位”有什么用假设你使用了HR共享功能用两个PCNT指令A和B测量同一个引脚的高低电平。CPU通过64位读操作先后读取了指令A和指令B的数据。如何判断这两个捕获值是否来自同一个完整的脉冲周期一个上升沿和一个下降沿比较指令A和指令B的“前一位”即可。如果它们不同则很可能捕获了一个完整脉冲的高低电平宽度。这为软件提供了额外的上下文信息。4. 实战生成高精度PWM与信号测量理论最终要服务于实践。我们通过两个典型例子看看如何将上述原理组合起来完成实际任务。4.1 案例使用ECMP生成高精度PWM目标在NHET[0]引脚上生成一个频率为10kHz周期100μs占空比可调精度优于100ns的PWM。步骤拆解确定时钟基准假设VCLK2 100MHz。确定精度与程序复杂度要求精度优于100ns因此HRP必须小于100ns。选择hr2则HRP 2 / 100MHz 20ns。假设我们的PWM生成程序很简单只需要一个CNT和一个ECMP指令所需时间槽很少。为了灵活性选择lr64。则LRP 64 * 20ns 1.28μsts 128。计算PWM周期对应的计数值PWM周期 100μs。一个LRP是1.28μs。因此CNT指令的max值应为周期 / LRP - 1 100μs / 1.28μs - 1 ≈ 77。取整后max 77。实际周期为(771) * 1.28μs 99.84μs误差很小。配置占空比占空比由ECMP指令的匹配值决定。假设我们需要50%占空比即高电平时间50μs。这对应50μs / 1.28μs ≈ 39个LR周期。但我们需要更精细的控制。ECMP的匹配值由两部分组成25位LR比较值决定在哪个LR周期触发匹配。设为39。7位HR比较值决定在匹配的LR周期内延迟多少个HRP后触发动作。我们需要在LR周期内再延迟(50μs - 39*1.28μs) 50μs - 49.92μs 0.08μs 80ns。HRP是20ns所以需要延迟80ns / 20ns 4个HR周期。计算hr_datalr64查表可知D[6:1]共6位有效。我们需要延迟4个HR周期。HR_Delay lr * (D6/2 D5/4 ...) 4。代入lr64得64 * (D6/2 D5/4 D4/8 D3/16 D2/32 D1/64) 4。简化得32*D6 16*D5 8*D4 4*D3 2*D2 1*D1 4。显然只有D2位权重2可以设为1并且需要两个这样的位不对4无法由单独的2的幂次方组成。我们需要重新审视公式HR_Delay是整数个HR周期。对于lr64hr_data的每个有效位代表延迟lr/2^n个HR周期。D6有效代表延迟32个HR周期D5代表16个...D1代表1个HR周期。我们需要的是4个HR周期正好对应D3位因为64/164。所以应设置D31其他有效位为0。由于lr64时D0无效所以hr_data的二进制应为0001_000?D31十六进制0x10。写入前最好用公式验证HR_Delay 64 * (0/2 0/4 0/8 1/16 0/32 0/64) 64 * 1/16 4。正确。编写NHET程序; 假设寄存器A用于计数 PWM_LOOP: CNT { nextCOMPARE, regA, irqOFF, max77 } COMPARE: ECMP { nextPWM_LOOP, cond_addrPWM_LOOP, hr_lrLOW, en_pin_actionON, pinCC0, actionPULSEHI, regA, irqOFF, data39, hr_data0x10 }占空比动态更新与同步直接修改ECMP指令的data和hr_data字段可能会在错误的时间点更新导致PWM输出出现毛刺或丢失脉冲。标准做法是使用MOV32指令进行同步更新。修改上面的程序让ECMP在匹配时跳转到一个MOV32指令。MOV32指令将其自身的data/hr_data值移动到ECMP指令的对应字段中。需要更新占空比时主机CPU只需更新MOV32指令的数据字段。ECMP会在下一个周期自动采用新值从而实现无毛刺的平滑切换。4.2 案例使用PCNT与HR共享测量PWM频率与占空比目标测量输入到NHET[0]引脚的PWM信号的频率和占空比。方案利用HR共享功能配置两个PCNT指令分别捕获高电平和低电平宽度。步骤拆解配置HR共享在初始化阶段设置HETHRSH寄存器使HR0和HR1共享引脚NHET[0]。配置时钟与分辨率VCLK280MHz。为了能测量较窄的脉冲需要较高的HR精度。设hr1HRP12.5ns。预计测量信号频率不高程序简单设lr32则LRP400nsts32。编写NHET捕获程序; HR0 捕获高电平脉宽 (上升沿 - 下降沿) CAP_HIGH: PCNT { nextCAP_LOW, typerise2fall, pinCC0 } ; 使用HR0指向CC0 (Pin 0) ; HR1 捕获低电平脉宽 (下降沿 - 上升沿)通过共享也监听Pin 0 CAP_LOW: PCNT { nextCAP_HIGH, typefall2rise, pinCC1 } ; 使用HR1但通过共享指向CC0注意第二个PCNT的pin字段写的是CC1但因为HR共享被启用硬件会知道它实际上应该监听与HR0共享的引脚即Pin 0。主机读取与计算主机程序定期或通过中断以64位读方式先读CAP_HIGH的CF紧接着读其DF读取高电平捕获值high_count。同样方式读取CAP_LOW的低电平捕获值low_count。这两个值都是以HRP12.5ns为单位的计数值。计算周期period_ns (high_count low_count) * 12.5计算占空比duty_cycle high_count / (high_count low_count)判断数据有效性在读取前后可以检查两个PCNT指令控制字段中的“前一位”。如果CAP_HIGH的前一位是1表示最后一次捕获是上升沿结束而CAP_LOW的前一位是0则说明这两个值很可能捕获了一个完整的周期。更可靠的方法是使用自动读清零功能并检查读到的值是否非零。4.3 常见问题与排查技巧实录在实际使用NHET时你一定会遇到一些“坑”。以下是我从项目实践中总结的常见问题与解决方法。问题1PWM输出完全没有信号。检查0引脚复用配置。这是最容易被忽略的一步确保MCU的引脚控制寄存器已将对应引脚的功能设置为NHET输出而不是普通的GPIO或其他外设。检查1NHET模块时钟与使能。确认NHET模块的时钟VCLK2已使能并且NHET全局控制寄存器HETGCR的使能位TURN_ON已置位。可以读取HETADDR寄存器看看它是否在循环递增以确认NHET程序正在运行。检查2程序加载与启动顺序。NHET RAM必须在NHET启动前加载好程序。正确的顺序是1) 编写/编译NHET汇编程序得到二进制映像。2) 通过CPU将映像写入NHET RAM的特定地址。3) 可选初始化奇偶校验位如果启用。4) 设置HETPFR配置预分频。5) 最后置位HETGCR.TURN_ON。检查3指令跳转逻辑。确保你的程序不会陷入死循环或跳转到非预期的地址。一个简单的CNTECMP循环ECMP的next和cond_addr通常都指向CNT指令的标签。问题2PWM输出频率或占空比严重偏离预期。检查1HETPFR寄存器配置。反复核对hr和lr的值是否计算正确。一个常见的错误是混淆了lr的编码值0-7和实际的分频系数1,2,4,...,128。务必查阅数据手册中的映射表。检查2CNT指令的max值。PWM周期 (max 1) * LRP。如果你期望的周期是100μsLRP是2μs那么max应该设为49而不是50。检查3ECMP的hr_data字段。这是高精度出错的重灾区。确认你正确理解了lr值对hr_data有效位的影响。使用我们前面提到的公式或工具函数来计算hr_data而不是直接写入以HRP为单位的延迟周期数。务必根据当前lr值屏蔽掉hr_data中无效的低位。检查4VCLK2时钟源频率。确认你使用的系统时钟频率与软件配置中的VCLK2值一致。如果芯片有多个时钟源和分频器检查NHET的时钟路径配置是否正确。问题3输入捕获值不稳定或完全错误。检查1输入信号质量与频率。NHET的边沿检测基于LR时钟采样。输入信号的最高频率不能超过1/(2 * LRP)。例如LRP1μs则输入信号频率必须低于500kHz且高/低电平持续时间都必须大于1μs。对于高频或毛刺较多的信号需要在外部或通过NHET的数字滤波器进行整形。检查2PCNT或WCAP指令的type字段。确认你设置的边沿类型上升沿、下降沿、双边沿与待测信号相符。例如想测高电平宽度type应设为rise2fall。检查3HR共享与引脚分配冲突。如果你使用了HR共享功能确保没有其他指令即使是标准分辨率模式错误地配置到了被共享的HR结构上。记住一个HR结构在一个循环内只能被编程一次。检查4读取方式。对于捕获指令强烈建议使用64位读操作连续读取CF和DF来保证数据的一致性。避免单独、间隔地读取CF和DF因为在这之间NHET可能已经更新了捕获值。问题4试图配置多个高分辨率指令到同一引脚时只有第一个生效。原因与解决这是NHET的硬件限制。每个引脚在一个LR循环内只能接受第一条hr_lr0高分辨率模式的指令。后续指令如果想操作同一引脚必须将hr_lr位设为1即降级为标准分辨率模式。标准分辨率模式下指令的hr_data字段被忽略引脚动作精度为LR级别。请仔细规划你的程序将唯一的HR精度用于最关键的边沿控制。问题5调试时设置断点后NHET行为异常。检查仿真模式配置查看HETGCR寄存器中与仿真相关的位。如果你希望在CPU暂停时NHET也暂停以便观察状态应配置为“挂起”模式。如果你希望NHET继续运行例如在调试通信协议时则应配置为“忽略挂起”模式。错误的模式会导致你无法捕获到真实的运行时状态或者导致与外设的交互超时。NHET模块是一个功能极其强大但也相对复杂的定时器外设。它的双预分频架构和类指令集的编程模型赋予了它远超普通定时器的灵活性和精度。掌握它的核心在于理解“时间槽”的概念以及HR/LR时钟的分工。在配置时务必仔细计算时间参数并特别注意hr_data字段与lr值的关联。在高级应用中善用HR共享、XOR共享和回环模式可以构建出非常精妙的控制逻辑。