在调试 FPGA 板卡时我遇到了一个很容易把人带偏的现象同一个 48 MHz 时钟信号探头拨到 ×1 和 ×10 后示波器显示的幅值、波形甚至频率读数都有明显差别。第一反应是怀疑 FPGA 时钟不稳定、PLL 配置有问题或者板上的信号完整性出了故障。但真正的问题并不一定在电路而可能出在测量方式本身。这次现象背后的关键点是×1 和 ×10 不只是显示倍率不同它们的输入电容、有效带宽以及对被测节点的负载都不一样。对于低频信号这些差别可能不明显到了 48 MHz探头已经成为被测电路的一部分。先还原一下问题被测信号是一条 48 MHz 晶振输出信号实际测量时出现了类似现象使用 ×1 档波形幅值偏低测量不稳定甚至本该是DC交流的输出测出来居然带了直流偏置量切到 ×10 档后波形却明显正常如果只把 ×1 和 ×10 理解成“电压显示乘数”这个现象确实很难解释。×1和×10到底改变了什么普通无源探头接到电路上后相当于在测量点与地之间并联了一个频率相关的阻抗。简化来看被测节点 ───┬── 探头输入电阻 └── 探头输入电容不同探头参数会有差异常见无源探头大致如下参数×1档×10档衰减比1:110:1典型输入电阻约 1 MΩ约 10 MΩ典型输入电容约 80150 pF约 815 pF常见带宽约 515 MHz约 100500 MHz对高速节点的负载较重较轻低频测量时我们很容易只关注 1 MΩ 和 10 MΩ。到了几十 MHz更值得关注的是输入电容和探头带宽。一句话概括×1电容大、带宽低 ×10电容小、带宽高48MHz到底有多快48 MHz 信号一个完整周期只有约 20.8 ns半周期约 10.4 ns。这意味着测量系统只要引入几 ns 到几十 ns 的响应延迟就足以显著改变波形。输入电容在48MHz下有多大影响电容阻抗的幅值为∣ X C ∣ 1 2 π f C |X_C|\frac{1}{2\pi fC}∣XC​∣2πfC1​假设 ×1 档总输入电容为 100 pF在 48 MHz 下∣ X C ∣ 1 2 π × 48 × 10 6 × 100 × 10 − 12 ≈ 33.2 Ω |X_C| \frac{1}{2\pi\times48\times10^6\times100\times10^{-12}} \approx33.2\ \Omega∣XC​∣2π×48×106×100×10−121​≈33.2Ω假设 ×10 档输入电容为 12 pF∣ X C ∣ 1 2 π × 48 × 10 6 × 12 × 10 − 12 ≈ 276 Ω |X_C| \frac{1}{2\pi\times48\times10^6\times12\times10^{-12}} \approx276\ \Omega∣XC​∣2π×48×106×12×10−121​≈276Ω对比一下×1档100 pF容抗幅值约 33 Ω ×10档12 pF容抗幅值约 276 Ω这只是用于建立直觉的简化计算。真实探头还包含补偿网络、电缆和寄生参数准确阻抗应查看探头数据手册给出的频率响应或阻抗曲线。但它已经足以说明问题48 MHz 下×1 档不能再简单看成一个“1 MΩ 高阻输入”。它的大输入电容会给信号源带来很重的高频负载。如果被测输出的等效源阻抗是几十欧姆就可能出现信号幅值下降上升沿和下降沿变慢方波边沿变圆过冲、振铃发生变化高阻抗振荡节点的工作状态被改变有时并不是示波器“显示错了”而是探头接上去以后电路本身已经变了。×1档的另一个问题带宽通常不够普通无源探头的 ×1 档带宽往往只有 515 MHz。假设带宽是 10 MHz可以用下面的近似关系估算测量系统上升时间t r ≈ 0.35 B W t_r\approx\frac{0.35}{BW}tr​≈BW0.35​代入 10 MHzt r ≈ 0.35 10 × 10 6 35 ns t_r\approx\frac{0.35}{10\times10^6} 35\text{ ns}tr​≈10×1060.35​35ns但 48 MHz 信号的整个周期只有 20.8 ns。也就是说×1 档测量系统自己的上升时间比一个信号周期还长它不可能正确还原 48 MHz 方波。结果通常是真实信号48 MHz方波 屏幕显示幅度较低的圆滑波形、近似正弦波或不稳定波形如果 ×10 档带宽为 100 MHz对应上升时间约为t r ≈ 3.5 ns t_r\approx3.5\text{ ns}tr​≈3.5ns虽然它仍未必能完整还原非常陡的边沿但已经比 10 MHz 的 ×1 档可靠得多。为什么同频方波比正弦波更难测48 MHz 正弦波主要包含 48 MHz 基波48 MHz 方波还包含大量奇次谐波48 , 144 , 240 , 336 MHz , … 48,\ 144,\ 240,\ 336\text{ MHz},\dots48,144,240,336MHz,…这些高次谐波共同形成方波的陡峭边沿和平坦顶部。当探头或示波器带宽不足时高次谐波会被逐渐滤掉最后留下的波形越来越接近正弦。屏幕上看到近似正弦波不代表电路一定输出正弦波也可能是测量系统只保留了基波。如果只想确认“有没有 48 MHz”系统带宽覆盖基波可能已经够用如果还想观察边沿、过冲和振铃通常需要覆盖三次甚至五次谐波也就是大约 150250 MHz 的测量带宽。不能只看示波器标称带宽完整测量链路由示波器和探头共同组成。例如示波器100 MHz ×1探头10 MHz系统总带宽约为 9.95 MHz。100 MHz 示波器并不能补救 10 MHz 探头的限制。如果示波器和 ×10 探头都是 100 MHz系统总带宽也只有约 70.7 MHz。这足以帮助确认 48 MHz 基波和基本形状但仍不适合准确评价很快的边沿。采样率也是同样的道理更高采样率能提供更多采样点却不能弥补模拟前端带宽不足。长接地线会制造另一个假象普通探头上的长鳄鱼夹地线在几十 MHz 下已经不是理想导线而是一段明显的电感。电感阻抗为∣ X L ∣ 2 π f L |X_L|2\pi fL∣XL​∣2πfL假设长地线的等效电感约为 100 nH在 48 MHz 下∣ X L ∣ 2 π × 48 × 10 6 × 100 × 10 − 9 ≈ 30 Ω |X_L| 2\pi\times48\times10^6\times100\times10^{-9} \approx30\ \Omega∣XL​∣2π×48×106×100×10−9≈30Ω地线电感再和探头输入电容组合就可能形成谐振网络带来假振铃假过冲幅值偏差边沿附近的高频毛刺这类波形很容易被误判为 PCB 阻抗不连续或者 FPGA 驱动过强。测量 48 MHz 时更合适的接地方式是地弹簧 短接地片 同轴测试点 信号附近的就近地核心原则只有一个探头尖端和接地点围成的回路面积越小越好。为什么自动频率读数也会错波形变圆不一定立刻导致频率错误。只要信号还能稳定跨过触发阈值示波器仍有机会正确计算周期。但 ×1 档的重负载、低带宽和长地线可能同时带来幅值太低触发阈值难以稳定跨越边沿变成缓慢斜坡噪声导致多次过阈值振铃被识别为额外边沿探头改变振荡器或高阻节点的真实频率示波器的自动频率、周期和占空比测量通常依赖阈值交叉点。波形质量一旦变差自动测量结果也可能跟着跳动。因此面对异常读数时不要只看屏幕右下角的自动测量值还要检查触发是否稳定、波形是否单调跨越阈值。我最后采用的48MHz测量配置对于普通 FPGA 单端时钟或 GPIO 输出可以先采用下面这套配置探头档位×10 示波器通道倍率10X 通道耦合DC 输入阻抗1 MΩ 20 MHz带宽限制关闭 接地方式地弹簧或极短地线 触发类型Edge 触发电平信号幅值中间位置时基可以先从 5 ns/div、10 ns/div 或 20 ns/div 开始根据需要观察 110 个周期。采样率方面几百 MSa/s 可以用于确认频率若要观察边沿和振铃更希望达到 1 GSa/s 或更高。同时还要保证探头和模拟前端带宽足够。×10探头使用前先补偿×10 探头内部是电阻、电容共同构成的补偿分压网络。补偿不正确时方波同样会失真欠补偿边沿发圆平台缓慢变化过补偿边沿出现明显尖峰补偿正确平台较平边沿无异常尖峰基本步骤如下探头拨到 ×10。示波器通道设置为 10X。连接示波器自带的校准方波。调节探头补偿螺丝直到方波平台和边沿合理。1 kHz 校准方波只能校准补偿关系并不能证明探头在 48 MHz 下的带宽和接地方式一定合格。一套可以直接照做的排查顺序当 ×1 和 ×10 的结果差异很大时可以按下面顺序检查。1. 查探头参数不要只看外壳上的“100 MHz”。确认说明书分别标注的 ×1/×10 带宽、输入电容和最大输入电压。2. 校准×10补偿先用校准方波把探头调正确再测目标信号。3. 核对通道倍率物理探头拨到 ×10 后示波器通道也必须设置为 10X否则电压显示会相差 10 倍。4. 关闭20MHz限带测量 48 MHz 时如果通道仍开启 20 MHz Bandwidth Limit信号会被明显衰减。5. 换成地弹簧先排除长地线制造的假振铃再讨论 PCB 信号完整性。6. 换一个低阻抗测量点不建议直接用普通无源探头测晶振反馈脚、PLL 环路节点等高阻抗敏感位置。优先选择时钟缓冲器输出FPGA 专门引出的测试 GPIOPCB 预留测试点有明确驱动能力的低阻抗节点7. 检查整条测量链路确认示波器带宽、探头带宽、采样率、触发设置和测量点都满足需求而不是只看其中一个参数。哪些场景不能只靠普通×10探头×10 无源探头是数字板调试的常用起点但不是万能工具。测量对象更合适的方法晶振反馈节点、高阻抗射频节点低输入电容有源探头LVDS、MIPI、PCIe等差分信号差分探头或专用测试夹具明确设计为50 Ω的射频输出同轴线加50 Ω终端100 MHz以上且需要看真实边沿更高带宽无源探头或有源探头普通 FPGA CMOS 输出不能随意接到示波器 50 Ω 输入。例如 3.3 V 直接加到 50 Ω 负载上理想计算电流为I 3.3 50 66 mA I\frac{3.3}{50}66\text{mA}I503.3​66mA这可能超过 FPGA IO 的驱动能力。使用 50 Ω 终端前必须确认信号源就是按 50 Ω 系统设计的或者已经配置了合适的串联终端和电压幅值。普通台式示波器探头的地夹通常还与保护地相连不能随意夹到非地节点否则可能造成短路或损坏设备。×1和×10快速选择表被测信号推荐档位或探头原因电池、低频电源纹波×1或×10根据幅值和分辨率选择低频、小幅传感器信号×1可用需确认信号源阻抗不高低速GPIO×10优先对节点负载更小数百kHz到数MHz PWM×10更适合观察边沿1050 MHz SPI×10×1通常带宽不足48 MHz FPGA时钟×10加地弹簧减小电容和接地电感100 MHz以上单端信号高带宽×10或有源探头普通探头可能无法还原边沿高速差分信号差分探头不能用普通单端探头跨接晶振反馈节点低电容有源探头避免探头导致频偏或停振对数字电路来说除了很小、很低频的信号默认先用 ×10 通常更稳妥。回到这次48MHz测量把关键数据放在一起看问题就很直观了48 MHz周期约20.8 ns ×1档100 pF容抗幅值约33 Ω ×10档12 pF容抗幅值约276 Ω 10 MHz带宽对应上升时间约35 ns 100 MHz带宽对应上升时间约3.5 ns 100 nH地线在48 MHz下感抗幅值约30 Ω×1 档同时面临输入电容大 带宽不足 长地线电感 触发质量下降 波形和频率读数不可信切换到正确补偿的 ×10 探头再配合地弹簧、关闭 20 MHz 限带并选择低阻抗测量点结果自然会可靠很多。总结这次问题最值得记住的不是“48 MHz 一定要用 ×10”这一条结论而是下面这个测量意识在高速电路里测量系统本身就是电路的一部分。探头档位会改变输入电容和带宽接地线会引入电感示波器前端和自动测量算法也有自己的限制。下次遇到幅值异常、边沿发圆或者频率跳动时先别急着修改代码或更换晶振。先检查探头档位、补偿、带宽、地线、触发和测量点往往能少走很多弯路。