画原理图的时候逻辑门往往是最不被当回事的那一类器件。一个 2 输入与非门而已BOM 里填个 1G00封装选 SOT-23-5随手一放就过去了。真正让人回头看数据手册的通常是板子回来之后才发现的问题待机电流比预算高出一个数量级电池撑不过预期的一半或者 5V 域的信号灌进 3.3V 供电的门电路里跑了两周之后某一批板子开始间歇性失灵又或者一条看着很短的走线信号边沿软得像一条斜坡后级触发器偶尔多翻一次。这些问题追到根子上八成不是电路拓扑错了而是逻辑器件系列选错了。市面上常见的单门、双门小逻辑器件按工艺和定位大致能分成几个系列其中 LVC、AUC、AUP 这三条线覆盖了绝大多数中小规模逻辑需求。它们的功能代号完全一致——同样是 00 就是与非门同样是 125 就是三态缓冲器——但内部的工艺取向、电压范围、驱动能力、静态功耗差得非常远。把它们当成可以互换的“同一个门”是很多人踩坑的起点。这篇内容想做的事情很直接把 LVC、AUC、AUP 三条线的取舍逻辑讲透给出可以直接落到选型表里的判断依据再把实际调试中遇到过的几类典型问题摊开说。适合正在做混合电压系统、低功耗便携设备、或者只是想把手上那块板子的待机电流压下去的人看。不管你是刚接触小逻辑器件的新手还是画了多年原理图、习惯性只看功能代号的老手下面这些换算和边界条件应该都能派上用场。1. 三个前缀对应的是三条不同的取舍曲线1.1 一次混压板上的待机电流超标早些年做过一块多电压域的采集板主控 3.3V前端传感器 5V中间用单门缓冲器做隔离。当时图省事整个 BOM 里所有小逻辑统一用了同一个系列功能代号对就行。板子焊回来功能全通实验室里跑了几天没毛病直到做整机待机功耗测试发现关机状态下还有几百微安的漏流比预算高了一个数量级。拆开查了两天才定位到一部分器件的供电轨在关机时先掉电而输入端仍然挂着 5V 信号电流从输入端的保护结构倒灌进已经断电的芯片里再通过电源轨泄放出去。功能上完全看不出异常因为它压根不是逻辑错误是断电状态下的端口行为没管住。那次之后养成了一个习惯选小逻辑器件先看三件事——电压域宽不宽、驱动够不够、断电时端口是什么状态。功能代号反而是最后才确认的东西。LVC、AUC、AUP 这三个系列恰好就是在这三个维度上做出了三种截然不同的取舍。1.2 从型号串里读出工艺定位先拆一下命名。业界通用的这类小逻辑器件型号串一般是“系列前缀 门数 功能代号”的结构。门数位上的 1G 表示单门、2G 表示双门、3G 表示三门功能代号是行业通用的数字编码比如 00 是 2 输入与非、02 是 2 输入或非、04 是反相器、08 是 2 输入与、32 是 2 输入或、86 是异或、14 是施密特反相器、17 是施密特缓冲器、125 是三态缓冲低有效使能、126 是三态缓冲高有效使能、74 是 D 触发器、3157 是单路 SPDT 模拟开关。所以看到xxLVC1G00、xxAUC1G00、xxAUP1G00这三个型号功能完全一样都是单路 2 输入与非门封装可以完全一致引脚定义也兼容。差别全在前缀那三个字母上。这三个字母透露的信息量其实很大LVC里的 L 指低电压V 指宽电压范围整体定位是“能在宽压域里干活、还能带得动负载”的通用型。AUC里的 A 是先进U 是超低功耗定位是“在低压域里把速度做到极致”。AUP里的 A 同样是先进U 同样是超低功耗P 通常指向带断电保护power-down protection的能力定位是“静态电流压到极限、并且断电时端口要老实”。一句话概括LVC 拼的是通用性AUC 拼的是速度AUP 拼的是静态功耗和断电安全。三个系列不是新旧替代关系是三条并行的产品线各有各的活要干。1.3 关键参数横向对照下面这张表是三条线的典型量级对照。需要强调不同厂家、不同功能代号、不同封装的具体数值会有出入尤其是延迟和驱动会随供电电压明显变化实际设计一定要以手上那份具体型号的数据手册为准。这里的数字用来建立量级概念不能直接当规格抄进设计文档。维度LVCAUCAUP供电范围约 1.65V ~ 5.5V约 0.8V ~ 2.7V部分型号可到 3.6V约 0.8V ~ 3.6V输入耐压可达 5.5V多数单门型号通常不超过供电域上限通常可到 3.6V传输延迟量级4ns 上下3.3V2ns 以内2.5V 附近4~5ns3.3V输出驱动约 ±24mA3V 供电约 ±8mA 量级约 ±4mA静态电流10µA 量级最大10µA 量级最大亚微安到 1µA 量级功耗电容 Cpd十几 pF个位数 pF个位数 pF断电保护 Ioff部分型号具备视型号多数型号具备看这张表容易产生一个误解AUC 除了电压窄其他好像全面占优。实际上不是。延迟低是因为它工作在低电压域、负载电容小、器件尺寸压得紧代价是驱动弱、噪声容限窄、对走线和负载极其敏感。AUP 静态电流低代价是驱动更弱、边沿更慢。LVC 看起来各项都不突出但正因为哪一项都不差它成了绝大多数场景下的默认答案。2. LVC宽压域与强驱动撑起的通用底座2.1 1.65V 到 5.5V 覆盖了什么LVC 最值钱的地方就是那个宽压域。1.65V 起步意味着它能陪 1.8V 域一起工作5.5V 封顶意味着它能直接挂在 5V 轨上中间 2.5V、3.3V 全部通吃。同一个型号换不同的供电轨就能适配不同的系统电压物料种类能压下来一大截。更关键的是它的输入结构。多数 LVC 单门型号的输入端可以承受 5.5V不管你供电给的是 1.8V 还是 3.3V。这一点在混合电压系统里极其好用3.3V 供电的 LVC 门输入端直接接 5V 信号不需要额外加电平转换芯片也不需要电阻分压。信号从 5V 域进、从 3.3V 域出一个器件把隔离和电平转换两件事一起干了。反过来从低往高转比如 1.8V 驱动 3.3V 逻辑也有办法LVC 在 3.3V 供电时输入高电平门限大约在 2V 这个量级1.8V 域的输出高电平通常接近 1.8V够不到 2V这时候直连就会出问题。要么选带 TTL 兼容门限的型号门限固定在 2V 左右不随供电缩放要么老老实实加一级转换。这个细节很多人第一次做混压设计时都会栽。2.2 5V 容忍输入不等于可以随便接 5V“输入端可承受 5.5V”这句话有个巨大的前提常被忽略它说的是芯片处于正常供电状态下的直流耐压不是断电状态下的行为。芯片断电VCC 0时输入端挂着一个 5V 信号会发生什么取决于具体型号有没有做断电保护。没有保护的型号输入端的 ESD 保护结构会形成一条从输入到 VCC 的导通路径5V 信号会通过这条路径给 VCC 轨“充电”同时产生持续漏流。表现出来就是整机断电了但那条 5V 信号还在于是电流一直在流待机功耗莫名其妙上去了更麻烦的是被“充电”的那条 VCC 轨可能被抬到一个不上不下的电压让同一轨上的其他芯片进入欠压半工作状态行为完全不可预测。LVC 系列里并非所有型号都带 Ioff断电时输出高阻、输入不反向灌流特性。选型时一定要翻到数据手册里讲“部分断电”“power-down”或者“Ioff”的那一节确认这个具体型号有没有。如果确认没有而你系统里又存在“某条轨先掉、某条信号还在”的时序那就得在信号线上串限流电阻或者干脆把这个位置换成 AUP。注意宽压域和 5V 容忍是两件事断电保护是第三件事。三者不能互相推导必须逐项查手册确认。2.3 24mA 驱动能力换算成上升时间是多少LVC 在 3V 供电下的输出驱动大约在 ±24mA 量级这个数字放在小逻辑器件里算相当能打。它意味着什么可以直接换算成边沿时间。把输出近似成一个带内阻的电压源内阻 R ≈ VCC / I。3.3V 供电、24mA 驱动R 大约 137Ω。驱动一个 50pF 的负载大约相当于一段几厘米的走线加一个 CMOS 输入上升时间按 2.2RC 估算大约 15ns。这个边沿足够干净绝大多数场合都不需要额外处理。同样的负载换成 AUP 的 ±4mAR 大约 825Ω上升时间直接变成 90ns 上下。90ns 的边沿在几十兆赫兹的信号上已经完全不能看了而且慢边沿进入后级施密特或者普通 CMOS 输入的门限区时会停留很久抗干扰能力急剧下降一点点串扰或者地弹就能让它多翻一次。这就是为什么有些设计“只是把 LVC 换成 AUP 省电”结果功能开始不稳定。省电是真的省了边沿也真的垮了。器件替换不能只看静态参数动态的驱动-负载关系必须一起算。2.4 LVC 的适用边界在哪里LVC 好用但也不是万能的。它的边界大概在这几处供电低于 1.65V 的系统它进不去。现在有些低功耗主控的 IO 域低到 1.2VLVC 在这个电压下已经超出规格必须换 AUC 或 AUP。对静态电流极其敏感的电池设备10µA 量级的静态电流可能就吃掉预算的一大块。虽然 10µA 听起来很小但一颗 200mAh 的小电池10µA 静态电流一年就要跑掉接近 90mAh占掉将近一半容量。这种场合必须往 AUP 走。对延迟有硬性要求的路径比如几十兆赫兹的时钟分配、高速数据选通LVC 的 4ns 量级会成为瓶颈。这时候 AUC 才有意义。除此之外绝大多数通用逻辑、电平转换、GPIO 扩展、复位电路、简单的时序整形LVC 都是第一选择。它的容错空间最大出问题的概率最低。3. AUC把传输延迟压到 2ns 以内需要牺牲什么3.1 低电压域下的速度来源AUC 的延迟优势不是靠某种特殊工艺硬堆出来的很大程度上来自它的工作电压域。CMOS 电路的延迟和供电电压强相关电压越低晶体管的驱动电流越小延迟本来应该变长。但 AUC 把器件的寄生电容、功耗电容都压到了个位数 pF 量级同时把晶体管尺寸和阈值做了针对性优化使得在 1.8V 到 2.5V 这个低压区间里延迟反而能压到 2ns 以内。换句话说AUC 的设计假设是“我就工作在低电压域”然后在这个前提下把每一处寄生都抠干净。这跟 LVC 那种“全电压域都要能用”的思路完全不同。LVC 的器件尺寸必须照顾 5V 耐压管子做得相对大寄生自然高AUC 不需要考虑 5V所有结构都可以按低压优化延迟和功耗电容就下来了。这个差异在示波器上非常直观。同样驱动 10pF 负载2.5V 供电下 AUC 的边沿陡峭得多传播延迟也短一截。如果你的信号频率上到几十兆赫兹或者时序余量只剩几纳秒这个差别就是能不能过的分界线。3.2 窄电压范围带来的系统级约束AUC 最大的限制在电压域。主流型号的供电上限在 2.7V 附近部分型号能到 3.6V但即使能到 3.6V它的输入端也不像 LVC 那样能容忍 5V。这意味着接不了 5V 域。任何 5V 信号想进 AUC必须先降压否则输入端会被钳位、灌流长期可靠性没保障。在 3.3V 系统里用要特别小心。3.3V 已经接近或超过很多 AUC 型号的上限即使某些型号标称能到 3.6V在 3.3V 下的延迟优势也基本消失了——它本来就是靠低电压低寄生拿到的速度你把它拉到 3.3V等于放弃了它的核心优势还额外承担了窄电压域带来的脆弱性。这种用法属于典型的“用了但没用好”。还有一个隐性约束AUC 的输入门限随供电电压缩放得比较明显。1.8V 供电时输入高电平门限大约在 1.17V 上下按 0.65 倍 VCC 估算1.2V 域的信号驱动它勉强够用但余量很薄。一旦前级输出高电平因为负载或者温度往下掉就可能出现识别错误。低压系统的噪声容限天生就窄AUC 把这个窄进一步放大了。3.3 驱动电流只有 8mA 时的走线预算AUC 的输出驱动在 ±8mA 量级。这个数字驱动一个标准 CMOS 输入绰绰有余但一旦牵扯到走线、连接器、排线就不够看了。做过一个粗略的换算假设驱动能力 8mA2.5V 供电内阻约 312Ω。驱动 20pF 负载上升时间约 14ns驱动 50pF约 34ns驱动 100pF大约相当于十几厘米的排线加多个负载约 69ns。而当负载电容上到 200pF 时上升时间超过 130ns这时候信号在板子上已经不是“边沿”而是一条斜坡了。所以用 AUC 的时候走线预算必须提前算。经验值是单点对单点、走线控制在几厘米以内、负载电容不超过 15pFAUC 的边沿会非常漂亮一旦要跨连接器或者驱动多个负载就得考虑加一级缓冲或者干脆换回 LVC 做驱动。提示AUC 的正确用法是“点对点、短距离、低电容负载”。把它当长线驱动器用是最常见的误用方式。4. AUP亚微安静态电流与断电保护的真实价值4.1 Ioff 解决的到底是哪一类故障AUP 最有价值的一个特性是断电保护。它的含义是当 VCC 掉到 0 时输出端进入高阻态输入端不会通过内部保护结构向 VCC 反向灌流。这两个行为合起来解决的是部分断电系统里的经典故障。什么叫部分断电就是一块板子上有多条电源轨关机或者低功耗模式下某些轨掉了某些轨还在。比如主控进入深度休眠3.3V 主轨关了但传感器那边的 5V 或者电池直供轨还在或者某个模块被单独断电省电其他部分照常运行。这种场景在低功耗设备里非常普遍。如果没有 Ioff掉电那颗芯片的输入端还挂着活的信号电流就会从输入端灌进去通过 ESD 结构流向 VCC 轨再找路径泄放。结果可能是静态电流超标、被灌电的轨被抬到中间电压、同一轨上其他芯片进入欠压状态乱动作、长期大电流灌入导致输入端保护结构退化。这些问题在功能测试里基本发现不了只有做功耗测试和长期老化才会暴露。AUP 把这件事从“需要外加电路解决”变成了“选对型号就自动解决”。这是我个人认为 AUP 相对于 LVC 最大的差异点比静态电流那点差距重要得多。4.2 静态电流从 10µA 降到 0.5µA 意味着什么静态电流这块LVC 和 AUC 在 10µA 量级最大值AUP 能压到亚微安到 1µA 量级典型值甚至更低。看上去只差一个数量级放到系统层面就完全不是一回事。举个具体例子。一块电池供电的传感节点板子上有 8 颗小逻辑器件平均每颗承担一部分信号整形和隔离。如果全用 LVC按 10µA 最大值算8 颗加起来 80µA。一颗 500mAh 的纽扣电池光这 80µA 静态电流理论上不到一年就跑光实际还要打折。换成 AUP按 1µA 算8 颗 8µA同样的电池能撑好几年。这个差距直接决定了产品能不能做到“免维护”或者“电池寿命等于设备寿命”。很多低功耗产品在方案阶段没算这一笔等到实测待机时间只有标称的一半再回头改设计代价就大了。不过要注意静态电流的对比必须在相同条件下做。数据手册里的 ICC 通常是在特定输入条件下测的比如输入固定在 VCC 或 GND没有中间电平没有翻转。如果输入端悬空或者停在门限附近CMOS 输入级的推挽结构会同时导通静态电流会暴涨几个数量级这时候什么系列都救不了你。所以低功耗设计里未使用输入必须接固定电平这条铁律比选系列更重要。4.3 弱驱动配合慢边沿时的连锁反应AUP 的驱动能力在 ±4mA 量级是三个系列里最弱的。这本身不是缺陷是取舍——驱动弱意味着输出级的管子小寄生电容小静态和动态功耗都低。但它带来的连锁反应必须提前想清楚。前面算过4mA 驱动配 50pF 负载上升时间约 90ns。这个边沿进入后级 CMOS 输入的门限区时会在中间电压停留很久。这段时间里后级输入级的 PMOS 和 NMOS 同时部分导通形成一条从 VCC 到 GND 的直流通路产生额外的瞬态电流——也就是所谓的“穿通电流”。翻转频率高的时候这部分功耗会显著抵消掉静态电流省下来的收益。更麻烦的是抗干扰。慢边沿信号在门限区停留时任何一点耦合过来的噪声都可能让它多穿一次门限。表现出来就是“偶发多计数”“偶发误触发”而且极难复现因为要正好赶上噪声和边沿重叠。实际用 AUP 的时候我一般会做两件事一是把负载电容控制在 20pF 以内走线尽量短、尽量直二是在关键路径上优先选带施密特触发输入的型号比如功能代号 14 和 17 对应的那类让后级自己带迟滞把慢边沿的影响吃掉。施密特输入的迟滞通常在几百毫伏量级对慢边沿和轻度噪声的容忍度好很多。5. 选型收敛四个问题把候选型号砍到个位数5.1 电压域与电平方向第一个问题永远是这条信号涉及哪些电压域方向是什么。如果系统里有 5V那基本只有 LVC 可选AUC 和 AUP 都接不了 5V。这时候再细分5V 进、3.3V 出用 3.3V 供电的 LVC 直接搞定3.3V 进、5V 出需要 5V 供电的 LVC或者用开漏输出加 5V 上拉这时候要注意开漏型号的耐压。如果全系统都在 3.3V 以内LVC 依然是最省心的选择。只有在 1.8V 以下、或者对延迟有硬要求时才需要考虑 AUC。如果存在“某条轨会先掉”的时序直接锁定带 Ioff 的型号优先在 AUP 里找LVC 里也有部分型号具备需要逐个确认。5.2 静态功耗预算第二个问题是整机的待机电流预算是多少分给小逻辑器件的有多少。做个简单的除法预算除以器件数量得到单颗允许的静态电流。如果算出来是几十微安LVC 完全够如果是几微安就得往 AUP 走。这一步容易被忽略的原因是很多项目在方案阶段根本没给“小逻辑器件”单独列预算都归到“其他”里了。等到实测超标再拆发现是被十几颗小器件摊掉的。建议在预算表里单列一行按颗数乘静态电流上限来估宁可估高。5.3 翻转频率与负载电容第三个问题这条信号最高翻到多少赫兹负载电容大概多少。这两个数决定了对延迟和驱动的要求。可以按前面那个 RC 换算法粗算边沿R 用 VCC 除以驱动电流估C 用走线电容大约每厘米 1pF 量级具体看叠层加上负载输入电容。算出来的上升时间如果超过信号周期的十分之一边沿就开始影响时序了超过五分之一基本不能用了。同时也要反过来看如果算出来边沿余量非常大比如只有周期的百分之一那说明这个位置用 LVC 是浪费可以考虑更小驱动、更低功耗的系列。5.4 上下电时序是否可控第四个问题这块板子的各条电源轨上下电顺序是不是完全受控。如果所有轨同时上、同时下那 Ioff 不是必需项。但现实中“同时”很难做到尤其是不同来源的电源比如一路来自适配器一路来自电池一路来自 LDO 使能延迟。只要存在毫秒级的先后差就要考虑断电期间端口的行为。一个实用的判断方法把所有电源轨的上下电时序画在一张图上看有没有任何一个时间段某个器件的输入端有信号而它的 VCC 已经掉到规格下限以下。有这种情况就必须用带 Ioff 的型号或者加串联限流。5.5 选型对照矩阵把上面四个问题落到一张表里选型过程就变成了查表场景特征首选备选需要额外注意含 5V 域、需要电平转换LVC—确认输入耐压与断电行为纯 3.3V 通用逻辑LVCAUP低功耗优先时驱动余量充足容错高1.8V 及以下低压域AUPAUC速度优先时门限随电压缩放余量要算高速时钟/数据分配AUCLVC降频使用负载电容严格控制在 15pF 内电池设备、待机敏感AUP—未用输入必须固定电平部分断电系统AUPLVC确认带 Ioff逐型号查手册不能想当然需要驱动 LED 或长线LVC—按 24mA 折算限流与压降慢边沿、噪声环境LVC/AUP 的施密特型号—优先选 14/17 类功能这张表不是绝对的但能覆盖八成的选型决策。剩下两成属于特殊情况比如需要总线保持、需要特定封装、需要车规或工业温度等级这些就得回到具体厂家的选型手册里去筛了。6. 原理图与布局里那些三个系列都躲不开的细节6.1 去耦电容的位置比容值更关键小逻辑器件的去耦很多人是在电源引脚旁边放一个 0.1µF 就完事位置随便摆只要网络连上就行。这个做法在低速场合勉强能用在 LVC 满载驱动或者 AUC 高速翻转的时候就会出问题。原因是这些器件的瞬时电流变化率很高。LVC 驱动 24mA、边沿 15nsdi/dt 相当可观AUC 虽然驱动小但边沿更陡di/dt 同样不低。这些瞬态电流必须由就近的电容提供如果电容离得远走线的寄生电感就会把供电电压拉出一个凹坑严重时导致误翻转。实用做法0.1µF 电容紧贴电源引脚放置回流路径到 GND 引脚尽量短电容和器件在同一面、同一区域。如果是多门封装比如四路缓冲电源引脚在角落那就在那个角落放如果是单门小封装电容基本可以贴着放。还有一个容易忽略的点如果一颗器件同时驱动多条线且这些线同时翻转比如总线缓冲器瞬态电流会叠加。这种场合单靠一个 0.1µF 可能不够需要再并一个 1µF 的储能用。至于 1µF 放在哪放在这一片器件的电源入口处就行不需要每颗都放。6.2 悬空输入、三态总线与总线保持未使用的输入引脚绝对不能悬空。这话说起来是常识但实际板子上悬空的引脚并不少见尤其是多门封装里只用了其中一两路的情况。悬空输入的危害有两层。浅层是静态电流暴涨输入停在门限附近CMOS 输入级的上下管同时部分导通静态电流可能从微安级跳到毫安级直接把低功耗设计毁掉。深层是随机翻转悬空引脚是个高阻节点周围任何一点耦合都能改变它的电平导致输出乱翻进而影响后级逻辑。这种故障最难查因为它跟温度、湿度、附近有没有人摸板子都有关系。处理方式很简单不用的输入接 VCC 或 GND不用的输出悬空即可输出悬空没问题。如果是多门封装里剩下的门可以把输入接固定电平输出不接。三态总线的处理稍微复杂一点。三态缓冲器在使能关闭时输出是高阻这时候总线上的电平由其他驱动源或者上拉/下拉电阻决定。如果总线上所有驱动器都关了又没有上下拉总线就浮空了回到上面那个问题。所以三态总线必须配上拉或下拉阻值按总线的容性负载和速度要求选常见在 10kΩ 到 100kΩ 之间。另外总线保持bus-hold功能值得一提。部分系列提供带总线保持的变体它能在总线浮空时把上一次的电平“记住”不需要外部上拉电阻省板面也省功耗。代价是驱动它需要额外的电流而且多驱动源竞争时要仔细算。如果设计里有频繁切换的三态总线这个特性值得考虑。6.3 混合电压接口的逐点核查混合电压设计最容易出错的地方不是大方案是那些“看起来没问题”的直连。下面这几个检查点建议做成清单每次评审都过一遍。第一输入高电平够不够。前级输出高电平的最小值必须大于后级输入高电平门限的最大值还要留余量。低压域尤其要算1.8V 驱动 3.3V 逻辑这种组合很多时候差的就是那一两百毫伏。第二输入低电平够不够低。这条常被忽略但同样会出问题。前级输出低电平的最大值必须小于后级输入低电平门限的最小值。第三输入端会不会被过压。后级器件的输入端耐压是多少前级的输出高电平最高能到多少包括上电瞬间的过冲这两者必须有明确的大小关系。第四断电时输入端是什么状态。这就是 Ioff 那件事前面说过了这里再强调一次只要有部分断电的可能这一条就必须查。第五上电顺序会不会导致误动作。有些器件在上电过程中输出会有一个短暂的毛刺或者在一段时间内处于不确定状态。如果这个输出直接驱动了复位、使能、片选这类信号就可能在上电瞬间触发不该触发的动作。解决办法通常是加一个上拉或下拉把默认状态固定住或者选带确定上电状态的型号。7. 调试记录几次替代选型引发的连锁问题7.1 用 AUP 直接替换 LVC 后的偶发误触发有个低功耗项目为了压待机电流把板子上一批 LVC 缓冲器直接换成了 AUP 同功能型号。封装兼容引脚兼容功能代号一致换上去之后功能测试全过待机电流确实降下来了。问题出在两周之后的老化测试里。有一路信号是从一个传感器模块经过十几厘米排线送进主控的中间用这颗缓冲器整形。换之前一直很稳换之后开始偶发多计数一天出现几次频率随温度升高而增加。用示波器抓了半天才看清这颗 AUP 缓冲器的输出边沿在 100ns 以上因为它的负载除了走线还有后级的输入电容加起来超过 60pF。而 4mA 的驱动能力配上这个负载边沿本来就慢慢边沿进入后级门限区时排线上耦合过来的开关噪声正好落在门限附近把它多推了一次。解决办法不是换回 LVC而是两步把这一路换成带施密特触发输入的 AUP 型号功能代号 17 那类迟滞把噪声吃掉了同时在排线两端各加了一个小阻值的串联电阻把边沿上的振铃压平。改完之后老化跑了三周没有再出问题。这件事的教训是低功耗替换必须连带重新评估边沿。静态电流是降了动态特性变了原来靠 LVC 的强驱动硬扛过去的那些隐患换上弱驱动之后全暴露出来了。7.2 AUC 驱动长排线出现的振铃与过冲另一个项目用 AUC 做一路高速时钟的缓冲分配。选它的理由很正当频率高需要低延迟。板子上从缓冲器到负载的距离大约 8cm走的是普通 FR4 微带线。调试的时候发现时钟波形上有明显的振铃过冲接近 1V边沿上有台阶。原因是阻抗不匹配AUC 的输出阻抗只有三百多欧而走线的特征阻抗是 50Ω 左右驱动端严重失配能量在末端反射回来。这种问题的标准解法是源端串联匹配。在 AUC 输出端串一个电阻阻值取“输出阻抗 串联电阻 ≈ 走线特征阻抗”也就是大约 20Ω 到 33Ω 这个范围。加上之后振铃基本消失边沿也变得干净。不过串了电阻之后边沿会变慢一点负载电容上的充电时间变长。这时候要重新核对时序余量确认变慢之后还在规格内。这个项目里因为频率不算极限串了 22Ω 之后余量还很充足。顺带说一句AUC 因为边沿特别陡对走线阻抗的敏感度比 LVC 高得多。用 LVC 的时候同样的走线可能只是有点过冲不影响功能换成 AUC同样的走线可能就直接振到误触发。边沿越陡越要按传输线对待这条在选型阶段就该想到。7.3 断电顺序不对导致的隐性漏电第三个案例回到开头提到的那个问题。一块多电压域的板子主控 3.3V外设 5V中间用单门器件做隔离。关机时 3.3V 先掉5V 后掉中间有几十毫秒的窗口5V 信号还挂在已经断电的隔离器件输入端上。实测关机后的漏流有几百微安持续到 5V 完全掉下去为止。这个电流本身不大但它带来的副作用更麻烦被灌电的 3.3V 轨被抬到了 1V 左右同一轨上的另一颗芯片在这个电压下进入了欠压工作状态输出引脚出现不确定电平进而影响了旁边一条本应保持低电平的使能信号。解决办法是把隔离位置换成带 Ioff 的型号。换完之后断电时输入端不再灌流3.3V 轨干净地掉到 0问题消失。这个案例想说明的是断电保护不是一个“锦上添花”的特性在多电源系统里它是必需品。选型时如果拿不准宁可选带 Ioff 的型号成本差异通常很小但省下的调试时间是以周计的。我在实际项目里现在的做法是只要板子上有两条以上独立电源轨所有跨域的接口器件一律优先选带 Ioff 的型号。这个规则看起来保守但确实省了很多事。至于纯单电源、上下电完全同步的系统那就常规选型即可不必为此多花成本。