首先是画一个完整的PCB流程根据原理图得到的网表导入PCB中这是需要放置的元器件再根据结构给出的DXF文件去画板框放置好元器件之后开始设置约束规则,先设规则再用到对应的线在约束规则中有四个勾选同时可以勾选需要检查的规则画好之后检查drc就是输出Gerber文件注意点①导入DXF文件需要进行转换设置相应层的配置即在cad中的层应该在allegro中映射为什么层要现在allegro中创建一个图层subclass在setup中位于board-geometry这个图层用于放置导入进来的框再通过复制、z-copy等方法画出板框和route-keepin②对于差分线的控制计算阻抗用si9000选择对应的参数模型即可得到对应的线宽和线距在physical中设置在eletrical中设置等长relative propagation delay对于差分和等长都要将对应的线创建组差分在net中对该组线右键creat dif pair等长则create match group心得1、在画线之前先好好明确规则明确线宽间距2、规划走线位置和走线空间3、差分对之间越近越好和其他线越远越好不同层之间的线最好是走垂直这样串扰最小。但是由于工艺问题最小不能小于3mil 分水岭是4mil,因此本次对内线距设置为5mil4、画好一部分的线先固定5、差分走线的单根走线用相位走线phase tune)其中L最小为3wH最大为一倍线距6.画好之后在display的status中检查7、调整丝印大小在edit-change中改8、提前问清楚规则。算清楚布局再开始想清楚9、1A电流电源线走20mil什么是差分差分线的核心原理与设计要点1. 信号定义与传输机制差分线由一对并行传输线组成传输的信号幅度相等、极性完全相反一正一负。接收端不关心单根线的绝对电压而是通过一个差分放大器计算两线电压的差值 (V) - (V-) 来判别逻辑状态。2. 三大核心优势的物理根源抗干扰能力强外界噪声几乎同时、同幅地耦合到两条线上形成共模噪声。由于接收端只看差值这些共模干扰在相减时被完美抵消信号得以保持纯净。对外电磁干扰EMI小两根线上流动的电流方向相反产生的电磁场在远场区域相互抵消从而大幅降低对外的辐射发射。时序定位精确差分信号的逻辑跳变点位于正负两个信号波形的交叉点这个交点对温度、电源波动和工艺偏差不敏感因此能为系统提供比单端信号更精准的时序参考。3. 信号产生与还原的逻辑链路发送端原始的单端信号进入一个反相器被分成两路——一路直通成为正极信号V另一路经过反相器翻转成为负极信号V-两路信号经缓冲驱动后输出到差分走线。接收端差分放大器作为核心元件其传递函数为 Vout A × (V - V-)。它只放大两输入端的差值对同时出现在两端的共模电压几乎没有响应这也是它能有效抑制干扰的根本原因。4. 设计中的两大约束规则按重要性排序第一要务——等长这是差分设计绝对的底线。两条线长度不一致时信号到达接收端的时间会产生偏差导致相位错位。一旦相位偏移原本纯净的差分信号中就会混入共模成分不仅破坏信号质量还会削弱抗干扰能力并增加辐射。高速信号下几毫米的长度差就可能导致通信失败因此等长精度的优先级最高。第二要务——等距紧耦合保持两条线间距恒定有助于维持稳定的差分阻抗减少信号反射。但等距的重要性低于等长当布线空间有限、两者无法兼得时应果断放弃等距而优先保证等长因为阻抗的局部变化通常比时序失配对信号的影响更小。5. 等长精度的量化参考等长的具体精度要求由信号速率决定。对于PCIe、MIPI、HDMI 2.1这类高速串行总线差分对内部的长度差通常需要控制在5到10密耳mil以内以确保时序偏差在接收端的容忍范围内。关于工艺与厂商FPC软板排线的线距通常建议保持在4mil以上以平衡成本具体线宽线距和阻抗值在设计完成投板前与厂家确认即可。