verilog HDLBits刷题[Bulid a circuit from a simulation waveform]“Sim/circuit2”---Combinational circuit2
1、题目2、分析作出卡诺图,发现q的表达式挺复杂,然后考虑观察输入和输出是否具有某种关系,发现:当q为1时对应的四个输入为1的个数是偶数个,则输出为输入的同或。3、代码module top_module (input a,input b,input c,in…
2026/8/10 21:34:40