Cadence Allegro 17.4 PCB 设计标准操作指南本文档基于 Cadence Allegro PCB Editor 17.4 版本梳理 PCB 设计从工程创建到合规检查的完整流程统一操作标准与参数规范保障 PCB 设计的电气性能与可制造性。一、新建 PCB 工程1. 创建工程文件打开 PCB Editor 17.4执行新建文件操作在「New Drawing」窗口完成基础配置Drawing Type绘图类型选择Board标准 PCB 板级设计文件Project Directory工程目录指定本地工程存储路径示例D:/Cadence0/fxq/pcbDrawing Name文件名称输入 PCB 工程名示例test配置完成后点击OK完成工程创建2. 设计参数与画布配置操作路径顶部菜单栏Setup→Design Parameter Editor1单位与绘图精度User units设计单位Millimeter毫米Accuracy数值精度4小数点后保留 4 位Line lock走线锁定规则Lock direction45°Lock modeLine直线模式Fixed 45 Length0.6350Fixed radius0.6350Pad flash modeTangentLong name size2552画布范围设置在「Extents」区域定义 PCB 绘图区域Left X-200.0000Lower Y-200.0000Width400.0000Height400.0000设计后期可点击Shrink Extents to Design Contents自动适配画布至实际板框尺寸。3符号默认配置Default symbol height3.8100Move origin X/Y0.0000 / 0.0000TypeDrawing二、板层叠层设置操作路径顶部菜单栏Setup→Cross-section Editor作用定义 PCB 的导电层、介质层结构是信号完整性与电源完整性的基础。操作步骤打开叠层编辑器后默认包含顶层TOP、底层BOTTOM两层导体层在层列表空白处右键选择Add Layer依次添加内层导体层与介质层标准 4 层板叠层结构参考层序号层名称层类型层功能1TOPConductor表层信号层2GNDDielectric地层参考层3POWERConductor电源层4BOTTOMConductor底层信号层4.设置完成后保存叠层配置可导出为模板复用。设计提示叠层设计建议遵循对称原则电源层与地层相邻为信号提供完整回流路径。三、导入 DXF 板框与布线区域1. 导入 DXF 板框操作路径顶部菜单栏File→Import→DXF作用导入结构设计的板框外形作为 PCB 的物理边界。参数配置DXF file选择待导入的 DXF 文件示例D:/Cadence0/DragonFlyv2_study.dxfDXF unitsMM与 DXF 文件单位保持一致Layer conversion file选择层映射配置文件实现 DXF 层与 PCB 层的对应点击Edit/View layers完成层映射将 DXF 板框层映射至BOARD GEOMETRY类的对应子类点击Import完成导入2. 创建布线允许区域Route Keepin作用限定布线范围保证走线与板框保持安全间距满足生产工艺要求。操作步骤选中已导入的板框外形执行 Edit → Z-Copy 命令右侧「Options」面板配置Copy to Class/SubclassROUTE KEEPIN → ALLSizeContract向内收缩Offset1.0000 mm布线区域距板框的间距4.点击板框完成布线区域创建四、导入网表与器件预布局1. 导入原理图网表操作路径顶部菜单栏Logic→Import Netlist作用将原理图的器件信息、网络连接关系导入 PCB建立电气连接逻辑。配置选项Import logic type选择Design Entry CIS (Capture)对应 OrCAD Capture 原理图Import directory选择网表输出目录示例D:/Cadence0/fxq/sch/allegro推荐勾选Import changes only仅导入变更保留已有布局布线Allow etch removal during ECO允许网表更新时移除无效走线Ignore FIXED property忽略固定属性更新器件信息点击OK执行导入导入完成后可查看日志确认无报错。2. 器件布局操作路径顶部菜单栏Place→Manually在「Placement List」面板中可通过位号、器件值、网络等筛选器件手动放置到 PCB 对应位置也可通过自动布局功能完成初步排布再手动优化。五、约束规则设置约束规则是 PCB 设计的核心用于统一定义线宽、间距、过孔等电气与制造规则通过 Constraint Manager 统一管理。操作入口点击工具栏约束管理器图标或Setup→Constraints→Physical。1. 物理约束集PCS设置在Physical→Physical Constraint Set→All Layers中配置DEFAULT 约束集通用信号网络规则最小线宽5.0000 mil过孔VIA1220POWER 约束集电源 / 地网络规则最小线宽12.0000 mil过孔VIA12202. 过孔列表配置在约束管理器中右键对应约束集选择Edit Via List从库中选择可用过孔添加至当前设计示例过孔VIA12_20孔径 12mil焊盘 20mil可配置过孔的起始层、结束层适配通孔、盲埋孔等不同设计点击OK保存过孔配置3. 网络分类与规则应用在 Physical → Net → All Layers 界面创建网络类Net Class如 CLS2将电源、地网络GND、MGND、3.3V、VB 等分配至对应网络类为不同网络类引用对应的物理约束集电源网络引用POWER约束集普通信号网络引用DEFAULT约束集4. 丝印字体大小设置操作路径Setup → Design Parameter Editor → Text 选项卡 点击 Setup text sizes 可配置 1-18 号字体参数包含字高、字宽、线宽、字符间距等示例配置3 号字字高 38mil字宽 63mil适用于常规位号6 号字字高 60mil字宽 100mil适用于板号、标识文字 可根据板厂工艺能力与设计密度选择合适字号。六、铺铜设计1. 铜皮绘制操作路径顶部菜单栏Shape选择对应绘制方式Polygon多边形铜皮适配不规则外形Rectangular矩形铜皮适配规则区域Circular圆形铜皮操作步骤右侧 Options 面板选择铺铜层、铜皮类型动态铜 / 静态铜分配对应网络如 GND、3.3V沿布线区域绘制闭合铜皮完成铺铜2. 铜皮连接方式设置若铜皮与焊盘连接不完整、散热连接不符合要求可按以下步骤调整右键对应焊盘选择 Assign Net 确认网络分配正确右键选择 Property Edit查找 Dyn_Thermal_Con_Type 属性设置为 Full contact全连接适用于电源地网络提升载流能力与连接可靠性3. 网络颜色设置操作路径Display→Color/Visibility→Nets选项卡为关键网络电源、地、高速信号设置专属显示颜色便于布线与检查时快速区分网络支持按网络组、总线批量设置。七、设计合规检查操作路径顶部菜单栏Tools→Status或Manufacture→Status作用全面检查设计完整性与合规性确认无错误后方可输出生产文件。核心检查项与合格标准检查项合格标准说明Unplaced symbols0所有器件均已放置Unrouted nets0所有网络均已完成布线Unrouted connections0所有引脚连接均已完成Isolated shapes0无孤立铜皮无网络连接的铜箔DRC errors0无设计规则错误Shorting errors0无短路错误Out of date shapes0所有铜皮均已更新为平滑状态设计提示若存在 DRC 错误需根据报错位置逐项排查整改确保所有检查项清零后再进行后续输出。