计算机系统ComputerSystem计算机系统是指用于数据管 理的计算机硬件、软件及网络组成的系统。处理器处理器CentralProcessingUnitCPU作为计算机系统运算和控制的核心部件经历了长期演化过程。在位宽上由4位处理器发展到64位处理器在能力构成上从仅具有运算和控制功 能发展到集成多级缓存、多种通信总线和接口在内核上从单核处理器发展为多核、异构多核 和众核处理器等。指令集处理器指令集按复杂程度可分为复杂指令集CISC与精简指令集RISC。CISC以Intel、AMD 的x86CPU为代表RISC以ARM和Power为代表。随着研究的深入除了由于历史原因而仍然存在的CISC结构外RISC已经成为计算机指令集发展的趋势几乎所有后期出现的指令集均为RISC架构。CISC和RISC的对比⭐⭐⭐对比项CISC复杂指令集RISC精简指令集指令数量多几百条指令少几十到一百多条指令长度可变长度指令长短不一固定长度通常 32bit执行周期指令周期不统一有的指令需要多周期大多指令单时钟周期执行寻址方式丰富多样少简单寻址编译器负担硬件做复杂工作编译器简单硬件简单编译器负责调度指令寄存器寄存器数量少大量通用寄存器内存访问指令可以直接大量操作内存Load‑Store 架构只有 load/store 可以访问内存运算只在寄存器之间硬件复杂度硬件复杂控制单元难设计硬件简单控制单元简洁代表架构Intel/AMD x86ARM、RISC‑V、PowerPC典型场景PC、服务器 (x86)手机、嵌入式、平板、部分服务器专用目的处理器芯片GPU(图形处理器)需要大规模并行计算的场景中表现优异如深度学习训练和图像渲染DSP(信号处理器)适合实时性要求高的任务如音频信号处理和通信系统FPGA(现场可编程逻辑门阵列)大量的可编辑的逻辑单元和互联资源组成可以编辑ASIC(应用专用集成电路)特定应用定制设计并最终固化的芯片冯诺依曼结构如CPU指令和数据总线共用一条线。CPU要不在取指令、要不在读写不能同时处理海量数据流时会有瓶颈。哈弗结构如DSP指令和数据总线不共用一条线。存储器存储器是利用半导体、磁、光等介质制成用于存储数据的电子设备。按硬件结构可分SRAM、DRAM、NVRAM、Flash、EPROM、Disk等。按与处理器的物理距离可分:片上缓存SRAM构成16kb-512kb、片外缓存SRAM构成256kb-4MB,被称为L2Cache或L3Cache或称为平台CachePlatformCache、主存内存、外存磁盘、磁带、光盘等Cache-SRAM-高速小容量主存-DRAM-低速大容量按寻址方式可分随机存储器、顺序存储器、直接存储器、相连存储器按存取方式可分随机存储器RAM、只读存储器ROM对比项RAMROM别称运行内存只读存储器固件存储数据特性断电全部丢失断电数据保存用途临时运行程序CPU 直接读写存放系统固件、底层程序读写速度速度极快速度慢早期只能读现代可改写容量电脑 8G/16G/32G手机 8G‑24G容量小几百 KB~ 几 MB例子电脑内存条、手机运行内存BIOS 芯片、手机固件芯片注老式 ROM 只能读不能写现在设备用的是Flash ROM闪存可以擦写手机硬盘、SSD 固态硬盘都属于这类。程序局部性时间局部性被引用过一次的存储器在未来会被多次引用。空间局部性:如果一个存储器的位置被引用他附近的位置也会被引用。CacheCache的主要功能是为了解决快速CPU和慢速主存之间的速度差异其主要依据局部性原理。在存储系统中CPU与主存主存和辅存之间均存在Cache适配器。CPU与Cache之间通过字进行交换而Cache与主存之间通过块进行交换。主存与Cache地址映射常见的映射方式有全相联映射、直接相连映射和组相联映射SRAM和DRAM区别对比项SRAM 静态 RAMDRAM 动态 RAM存储原理触发器6 个晶体管只要不断电数据就保持电容存储电荷靠电容有无电荷代表 0/1电容漏电是否需要刷新不需要刷新通电数据就维持必须定期刷新几 ms 刷新一次否则电荷漏掉数据丢失速度速度快访问延迟小速度较慢比 SRAM 慢很多集成度低单元晶体管多占面积大高单元简单芯片可以做很大容量功耗功耗较高单位容量功耗更低大容量下成本贵单位比特成本高便宜适合做大容量容量特点小容量大容量典型用途CPU CacheL1/L2/L3 高速缓存计算机主存内存条电路复杂度外围电路简单外围电路复杂需要刷新控制电路二者都是易失性存储器断电数据全部丢失。速度排序CPU内部寄存器Cache内存(主存如DDR4/DDR5) 辅存总线总线Bs是指计算机部件间遵循某一特定协议实现数据交换的形式即以一种特定格式 按照规定的控制逻辑实现部件间的数据传输。按照总线在计算机中所处的位置划分为内总线、系统总线和外部总线内总线用于各类芯片内部互连也可称为片上总线或片内总线。系统总线是指计算机中 CPU、主存、I/O接口的总线计算机发展为多总线结构后系统总线的含义有所变化狭义的 系统总线仍为CPU与主存、通信桥连接的总线广义上还应包含计算机系统内经由系统总线再次级联的总线常被称为局部总线LocalBus。外部总线是计算机板和外部设备之间或者计算机系统之间互联的总线又称为通信总线。总线之间通过桥Bridge实现连接它是一种特殊的外设主要实现总线协议间的转换。总线的性能指标常见的有总线带宽、总线服务质量QoS、总线时延和总线抖动等。按种类分并行总线和串行总线对比项并行总线串行总线传输方式多位数据同时并行传输多根数据线数据逐位顺序传输数据线少1/2 对差分线信号线数量数据线 地址线 控制线线多引脚多信号线少引脚少时钟同步通常同步时钟所有线共用时钟同步 / 异步高速多用差分串行速率问题低频速度尚可高频串扰、偏移严重频率上不去可跑很高频率靠高频换带宽串扰噪声导线多线间干扰大信号偏移 skew 严重线路少干扰小差分抗干扰强布线难度PCB 布线难要等长占用大量板子空间布线简单占用引脚、PCB 面积小距离适合短距离长距离信号失真严重支持短距离也支持长距离传输成本引脚多、连接器复杂成本高引脚少连接器简单成本低典型例子早期 ISA、PCI、并口、DDR‑SDRAMUSB、PCI‑E、SATA、SPI、I2C、以太网并行总线✅优点低频下一次传很多位理论带宽高逻辑简单❌缺点线多、引脚多高频 skew、串扰严重频率提不高布线困难不适合远距离串行总线✅优点信号线少布线简单抗干扰好可以跑很高时钟支持长距离引脚少降低硬件成本 ❌缺点同等频率下单通道原始比特少需要靠提升频率或者多通道来获得大带宽编解码电路复杂现代高速总线普遍从并行转向串行例如 PCI→PCI‑EPATA→SATA。存储访问DMA直接存储访问允许外设与内存直接进行高速数据交换的技术无须CPU直接干预通过硬件DMA控制器。数据是主存与外设之间进行块传送。CPU仅在开始和结束的时候介入CPU响应DMA是在一个总线/存储/内存周期结束时。对比CPU控制DMA数据搬运CPUDMA控制器CPU参与全程仅在开始、结束介入传输单位字节/字数据块适用键盘、鼠标等低速设备硬盘、网卡等告诉设备其余存储方式对比CPU参与度并行性适用场景每传送一个数据占用程序查询方式高持续轮询无简单、低速设备多个CPU时钟周期多条指令中断方式中响应中断部分并行中低速设备、随机事件中断响应时间执行中断服务程序时间DMA方式低仅开始/结束全并行高速一个存储/总线/内存周期通道方式更低完全并行大量I/O设备管理多个存储周期I/O处理机方式更低完全并行大型系统RAID存储技术独立磁盘冗余阵列用多个独立的磁盘组合在一起形成一个大的磁盘系统从而实现比单一块更多的存储性能和更高的可靠性RAID0将多个磁盘组合成一个理论上是单块磁盘的N倍计算100% N*最小容量RAID1成本最高一半工作磁盘一半镜像磁盘计算50% N/2*最小容量RAID3通过校验码至少三块磁盘其中一块为校验码所有写入都会改这个校验码特别容易块比较少用计算N-1*最小容量RAID5校验码分布在每个磁盘中数据也分在每个磁盘中两者不在同一个磁盘计算N-1*最小容量RAID6双重校验计算N-2*最小容量RAID10RAID0和RAID1的结合一半数据库首选计算50% N/2*最小容量