1. 项目概述为什么扇出是PCB设计成败的关键一步在高速、高密度的PCB设计中扇出Fanout操作是连接芯片封装与PCB板内层走线的桥梁它直接决定了布线通道的利用率、信号完整性和最终的生产良率。很多新手工程师拿到一个BGA球栅阵列封装密布的板子时常常感到无从下手密密麻麻的焊盘就像一堵墙挡住了布线的去路。而扇出就是为你在这堵墙上开出一扇扇门将内部的信号有序地引导出来。Allegro 16.6作为一款经典的PCB设计工具其扇出功能强大但细节繁多操作不当极易导致后期布线困难、DRC设计规则检查报错不断甚至需要推倒重来。今天我就结合自己多年在通信和消费电子领域处理复杂主板的设计经验来彻底拆解Allegro 16.6的扇出操作不仅告诉你每一步怎么点更要讲清楚每一步背后的设计意图和避坑要点让你从“会操作”进阶到“懂设计”。2. 扇出前的核心准备工作规则、封装与策略在动手点击“Fanout”命令之前70%的工作已经开始了。仓促扇出等同于在迷宫里乱撞必然导致后期举步维艰。2.1 设计规则约束的精确设置扇出不是天马行空的创作它必须严格在设计规则的框架内进行。在Allegro 16.6中你需要优先检查并设置好几类关键约束。首先是最基本的物理规则Physical。你需要为即将扇出的过孔类型创建正确的约束集。在“Constraint Manager”中进入“Physical”部分为你的扇出过孔例如8mil/16mil的盲孔或通孔设置好与BGA焊盘、以及与其他过孔、走线之间的间距。一个常见的误区是只设置了默认的线宽线距却忘了为过孔单独设置与焊盘的间距规则导致扇出时过孔离焊盘太近违反DFM可制造性设计要求。其次是间距规则Spacing。这里要特别注意“Same Net Spacing”的设置。对于电源和地网络其过孔扇出通常比较密集如果同网络过孔间距设置过大Allegro可能会因为无法满足规则而拒绝扇出或产生大量DRC错误。通常对于电源地过孔簇可以适当放宽同网络过孔间的间距但需确保符合PCB厂家的工艺能力如孔壁间距不小于8mil。最后对于高速信号务必设置好差分对规则和时序规则。虽然扇出主要解决的是“连通性”问题但扇出过孔的位置和长度已经初步决定了走线的拓扑结构会直接影响后续的等长绕线空间。我个人的习惯是在扇出前就完成关键总线如DDR、PCIe的拓扑规划并在约束管理器中预设好匹配长度和差分对宽度/间距让扇出操作在初始阶段就为后续的SI信号完整性优化留出余地。2.2 BGA封装与过孔类型的匹配检查“工欲善其事必先利其器”。扇出的“器”就是过孔。你需要根据BGA的焊盘间距Pitch来选择合适的过孔尺寸。对于常见的1.0mm pitch BGA使用8mil/16mil钻孔/焊盘的机械钻孔通孔通常是安全的可以轻松实现“一焊盘一过孔”的扇出。但对于0.8mm甚至0.65mm pitch的细间距BGA通孔可能无法在焊盘间放下这时就必须考虑使用激光盲孔如4mil/10mil或盘中孔Via-in-Pad工艺。在Allegro中你需要提前在Padstack Editor中创建好这些过孔类型并在设计参数中启用盲埋孔设置。一个关键的检查步骤是在扇出前手动在BGA外围尝试放置一个你计划使用的过孔使用“Tools - Padstack - Refresh”确保焊盘封装正确无误然后测量过孔焊盘边缘与相邻BGA焊盘边缘的间距是否满足你的间距规则。这个简单的动作可以提前避免因封装或过孔设计不当导致的大规模扇出失败。2.3 扇出策略的全局规划扇出不是对每个BGA执行一遍相同命令就完事了。你需要有一个全局视角优先级排序先扇出关键器件如CPU、FPGA、内存再扇出次要器件。关键器件的扇出方案往往会占用大量布线通道优先处理它们可以避免通道被占用后无路可走。出线方向规划观察BGA四周的板框和连接器位置预先决定每个边信号的主要出线方向。例如朝向板卡边缘的DDR信号最好直接向外扇出而朝向内部连接器的PCIe信号则可能需要先向内再转弯。你可以在Allegro中使用“Route - Fanout - Create”命令后在“Options”面板中尝试不同的“Direction”设置如Out、In、North等来预览效果。电源地扇出分离对于BGA的电源和地引脚通常采用“专用过孔大面积铜皮”的方式而不是与信号线混在一起扇出。我会在扇出前先用颜色高亮显示所有的电源和地网络然后考虑为它们规划一个集中的扇出区域或使用更粗的过孔如12mil/24mil以便承载更大电流。3. Allegro 16.6扇出操作详解与参数精讲准备工作就绪后我们进入核心操作环节。Allegro 16.6的扇出功能主要通过“Route”菜单下的“Fanout”子菜单实现但里面的门道很多。3.1 标准器件扇出流程与参数解析执行“Route - Fanout - Create”命令鼠标会变成十字光标这时点击你想要扇出的器件如一个BGA或者框选多个器件。重点在于点击前的“Options”面板设置Via选择你预先创建好的、匹配BGA pitch的过孔。这是最关键的一步。Direction控制过孔相对于焊盘的放置方向。Out过孔朝器件外侧放置。这是最常用、最安全的模式为后续外层走线提供最大空间。In过孔朝器件中心放置。适用于非常密集的BGA希望将走线引入器件下方内层的情况但会严重压缩内层布线空间需谨慎使用。North/South/East/West指定特定方向。用于统一出线方向使布线更整齐。Max Channels设定从焊盘引出的“通道”数量。通常BGA外围焊盘可以有2-4个通道即可以向2-4个方向出线而内部焊盘可能只有1个。设置过大Allegro会尝试寻找不存在的路径导致失败设置过小则利用率低。对于外围焊盘我一般先设为2进行尝试。Pin Types选择对哪些类型的引脚进行扇出。通常选择All但如果你已规划好电源地可以先只对Signal引脚扇出。Fanout Length设置从焊盘中心到过孔中心的最大允许长度。不要设得太小否则软件找不到放置过孔的空间。一般设为BGA pitch的2-3倍即可例如1.0mm pitch可设为60-80mil。Curved是否使用弧线引出。对于非常高速的信号如10GHz使用弧线或45度斜线可以减少阻抗突变但会占用稍多空间。一般情况下保持默认的“Line”即可。注意点击“Apply”或“OK”执行扇出后务必使用“Tools - Database Check”进行一次快速检查确保扇出过程没有引入低级的数据库错误。3.2 高级扇出差分对与特定网络的扇出技巧对于差分对如USB、HDMI、PCIe扇出时需要保持耦合不能像单端信号一样随意。手动预布局对于关键的差分对我强烈建议在自动扇出前先手动放置好第一对过孔。使用“Place - Via”命令在差分对的两个焊盘附近对称地放置两个过孔并确保它们之间的间距满足差分对规则。利用复制功能放置好第一对过孔后可以使用“Copy”命令以BGA焊盘阵列为参考快速复制出其他差分对的过孔位置这比自动扇出更能保证对称性和一致性。自动扇出时的设置在自动扇出前确保在约束管理器中已正确定义差分对。在“Fanout”的“Options”面板中虽然不能直接针对差分对设置但Allegro在扇出时会读取差分对规则并尽量让属于同一差分对的过孔靠近放置。扇出完成后你需要仔细检查每一对差分对的过孔间距是否仍然符合规则并进行手动微调。对于特定网络如特定电压的电源你可以使用“Color Dialog”高亮显示这些网络然后使用“Route - Fanout - Create”命令时在“Options”面板的“Net Filter”中筛选这些网络进行有针对性的扇出并为它们分配更大的过孔。3.3 扇出后的优化与整理自动扇出只是第一步生成的扇出结果往往比较“机械”需要人工进行优化整理这是体现设计功底的地方。过孔对齐与栅格化使用“Move”命令并打开“Grid”捕捉建议捕捉栅格设置为过孔间距的整数倍如25mil将杂乱无章的过孔排列成整齐的行列。整齐的过孔阵列不仅美观更重要的是为后续的走线提供了清晰、可预测的通道。删除冗余过孔自动扇出可能会为一些实际上不需要扇出如测试点、悬空引脚或扇出位置不佳的焊盘生成过孔。仔细检查手动删除这些多余的过孔释放布线空间。调整扇出线Fanout Trace缩短或调整从焊盘到过孔的连线使其尽可能短、直避免不必要的弯曲。对于BGA最外围的焊盘有时可以将其扇出线直接拉出作为逃逸线Escape Routing的一部分跳过过孔直接连接到目标网络。创建扇出过孔组对于电源和地网络的大量过孔可以使用“Shape - Polygons”命令绘制铜皮将其连接或者使用“Edit - Groups”将其创建为一个组方便整体移动和管理。4. 扇出实战中常见问题与深度排查即使按照流程操作在实际项目中你依然会遇到各种问题。下面是我总结的几个高频问题及其根因和解决方案。4.1 扇出失败或过孔大量重叠问题现象执行扇出命令后弹出大量错误警告过孔要么没生成要么堆叠在一起。根因分析间距规则冲突这是最常见的原因。过孔与焊盘、过孔与过孔、过孔与走线如有预拉线的间距小于规则设定值。过孔尺寸过大相对于BGA焊盘间距Pitch选择的过孔焊盘直径太大物理上无法在两个焊盘之间放下一个过孔。扇出长度Fanout Length设置过小软件在设定的长度范围内找不到一个能满足所有间距规则的合法位置来放置过孔。解决方案首先检查并确认你的物理规则和间距规则设置合理特别是针对你所用过孔类型的规则。测量BGA的Pitch。计算一下Pitch - 过孔焊盘直径 剩余空间。剩余空间必须大于等于两倍的过孔-焊盘间距规则。如果不满足必须更换更小的过孔。逐步增大“Fanout Length”值给软件更大的搜索空间。但注意不要设得太大否则扇出线会很长。尝试更换扇出方向Direction例如从“Out”改为“North”等定向扇出有时能避开局部拥挤区域。最根本的方法是对于极高密度的BGA放弃通孔与PCB工艺部门协商采用盲埋孔设计。4.2 扇出后DRC错误泛滥问题现象扇出完成后板子上出现成千上万个间距Spacing或物理PhysicalDRC错误。根因分析规则设置不完整或错误例如设置了线到线的间距但没设置过孔焊盘到表贴焊盘的间距导致软件用默认值可能为0去检查从而报错。Same Net Spacing规则过严电源地网络的大量过孔簇因同网络间距规则报错。封装原点偏移有时BGA封装的原点不在中心或不在第一个引脚导致扇出计算的位置基准错误从而整体偏移产生DRC。解决方案打开“Constraint Manager”逐一核对所有可能与扇出相关的规则项确保没有遗漏。重点检查“Spacing”规则集中的“Via to SMD Pin”、“Via to Via”、“Same Net Via to Via”等。对于电源地网络可以在约束管理器中为其创建一个特殊的约束集Constraint Set放宽“Same Net Spacing”规则或者直接使用“Edit - Properties”为这些网络添加“NO_SAME_NET_DRC”属性慎用需确认工艺允许。检查BGA封装。打开封装编辑器确保原点设置在封装几何中心。如果发现偏移需要更新封装并替换板上的器件。4.3 扇出过孔未分配到正确网络问题现象过孔生成了但显示为“无网络”状态通常是白色或者网络分配错误。根因分析扇出时未连接飞线如果在扇出前焊盘上没有显示鼠线飞线那么生成的过孔自然也没有网络。数据库逻辑错误罕见但可能发生 Allegro的逻辑连接性出现紊乱。解决方案确保在扇出前已经完成了网表导入Import Netlist并且没有严重错误所有器件的鼠线连接正常。如果是个别过孔丢失网络可以手动使用“Logic - Net Logic - Assign Net”命令点击过孔然后选择正确的网络名进行分配。如果是大面积网络丢失建议先“Undo”扇出操作然后执行“Tools - Database Check”修复潜在错误再重新进行扇出。5. 从扇出到布线通道规划与信号完整性考量优秀的扇出不仅仅是把线引出来更是为后续的全局布线打下坚实基础。这里分享几个将扇出与布线统筹考虑的进阶思路。5.1 基于扇出结果的布线通道评估扇出完成后不要立即开始埋头拉线。应该先“俯瞰”整个板子评估布线通道的拥堵情况。识别通道BGA扇出后过孔阵列之间会形成自然的垂直和水平通道。用肉眼或辅助线标记出这些通道。评估通道宽度测量最窄处的通道宽度即两排过孔焊盘边缘之间的净空。这个宽度必须能容纳你计划布下的线数乘以线宽再加上线间距。例如通道宽30mil你需要布3条5mil的线线间距5mil所需总宽度为 (35) (25) 25mil那么30mil的通道是勉强可行的但几乎没有余量。如果不够就需要调整扇出比如删除某排非关键信号的过孔或者将过孔排列得更紧密在规则允许下以拓宽通道。规划通道用途为关键信号组如DDR数据线预留最宽、最直的通道。将低速、控制信号安排到较窄或需要转弯的通道。5.2 扇出对信号完整性的潜在影响及控制扇出过孔本身是信号路径上的不连续点会引入阻抗突变和寄生参数对高速信号影响显著。阻抗连续性一个通孔在典型叠层中会带来约0.5-1pF的寄生电容导致局部阻抗降低。为了补偿可以在扇出过孔后的走线区域局部减少参考平面的铜皮即做“反焊盘”Antipad或者稍微减少走线宽度需通过仿真验证。在Allegro中可以通过设置过孔焊盘的“Anti Pad”尺寸来调整它与参考平面的间距从而微调电容。返回路径对于高速信号其电流的返回路径同样重要。当信号线通过过孔换层时其返回电流需要在参考平面上找到一个最近的过孔地过孔进行换层。因此在扇出时要有意识地在关键信号过孔旁边放置地过孔为返回电流提供低感抗路径。这就是常说的“地孔伴随”原则。我通常在扇出时钟或高速差分信号后立刻手动在其附近添加1-2个接地过孔。扇出线长度尽量保持从BGA焊盘到扇出过孔的引线最短。这段引线是未被过孔地孔包围的微带线其阻抗控制和串扰隔离都较差。过长的扇出线等于延长了这段“脆弱”的区域。5.3 制造工艺与扇出设计的协同设计必须服务于制造。扇出方案必须与PCB生产厂的工艺能力对齐。过孔纵横比通孔的深度板厚与钻孔直径之比称为纵横比。常规工艺下纵横比不宜超过10:1例如1.6mm板厚钻孔最小0.16mm约6.3mil。对于厚板你可能无法使用太小的过孔这反过来限制了BGA扇出的密度。盘中孔Via-in-Pad工艺对于极细间距BGA这是终极解决方案。但需要PCB厂进行填平电镀处理成本较高。在Allegro中设计时需要创建特殊的焊盘栈将过孔直接定义在SMD焊盘内并明确标识给板厂。阻焊桥Solder Mask Bridge如果扇出过孔离BGA焊盘非常近需要检查阻焊层设计确保两个焊盘之间的阻焊层不会完全消失否则焊接时可能导致焊锡短路。Allegro在输出Gerber文件时需确保阻焊层Solder Mask数据正确通常阻焊开窗会比焊盘稍大单边大2-3mil。扇出操作是PCB设计从原理图逻辑走向物理实现的第一场硬仗。在Allegro 16.6中它远不止是一个自动化的点击命令而是一个融合了规则设置、封装库管理、布局规划、信号完整性预分析和制造工艺考量的综合性设计环节。我见过太多因为扇出不当导致项目后期布线瘫痪、不得不改板重投的案例。掌握其精髓意味着你能在项目初期就扫清最大的障碍让后续的布线工作变得顺畅而有序。记住好的扇出是“规划”出来的不是“点”出来的。每次点击“Fanout”之前多花几分钟思考规则、检查封装、规划方向这将会在项目后期为你节省数百倍的时间。