本文基于《高精度模数转换器的关键性技术研究》——王煜楠，撰写阅读笔记。
一、设计内容
提出了一款 16 位 1MSPS采样率的 SAR ADC，主要工作包括：
- 电容阵列 DAC 设计与校准：研究分段电容式 DAC 和冗余技术，设计高精度全差分电容 DAC 阵列，并使用电容重组算法和 LMS 算法进行校准，显著提升了 ADC 的信噪比、无杂散动态范围和有效位数。
- 高精度比较器设计：结合前置预放大器和动态比较器，设计低噪声比较器，并通过输出失调存储技术进行校准，满足 16 位精度要求。
- 整体电路设计与仿真：在 Virtuoso 软件中使用 CMOS 180 nm 工艺库搭建电路并进行仿真，结果表明该 ADC 在不同工艺角和温度下均能保持较高的信噪比和无杂散动态范围。
本文设计的电容阵列整体分为两段，具体结构如图：
电容权值迭代的初始值使用低位测量高位算法的结果，后台算法开启前先运行前台的电容重组算法。
二、关键电路设计
电容阵列DAC
全差分电容阵列：抑制共模噪声。
下极板采样技术：消除非线性电荷注入的影响。
分段冗余DAC
传统二进制结构的总的电容数量会随着精度的提高呈指数增加，面积和功耗也将因此变得难以接受。使用分段式的电容阵列可以解决该问题。
分段结构的采样电容和总电容均变小，桥电容的加入缓解了电容阵列电容值随 ADC 位数指数增长的趋势。
单位电容的选取
考虑失配、热噪声。
电容阵列校准方案
电容重组算法原理
每次排序重组之后得到的结果是：数列中每个组合变量的方差均减小而均值不变，整体更接近期望。
低位测量高位算法
利用低几位组成一个后端 ADC，对高位进行量化。
基于微扰注入的单通道 LMS 算法
ADC对输入信号采用并进行两次转换，转换过程中注入一个偏置使得两次转换结果不同。
