通用多时钟缓冲器（MBUFG）是具有多个输出的时钟缓冲器，可生成
/1、/2、/4、/8版本的输入时钟分别位于输出引脚O1、O2、O3、O4上。时钟
由同一时钟修改块（如MMCM、DPLL或XPLL）驱动的缓冲器，或
具有公共驱动器的并行时钟缓冲器可以转换为MBUFG时钟
如果输出时钟的分频因子与输入时钟的关系为
1, 2, 4, 8. MBUFG_GROUP属性可以应用于由全局驱动的时钟网络
具有相同MMCM、PLL、GT或公共驱动器的时钟缓冲器
在opt_design阶段转换为MBUFG图元。
架构支持
通用ACAP架构。
适用对象
直接连接到全局时钟缓冲区输出的时钟网段（get_nets）
（BUFG_PS、BUFGCE、BUFGCTRL、BUFGCE_DIV、BUFG_GT）具有共同的驱动程序
具有1、2、4或8倍的时钟周期要求。
Syntax
Verilog and VHDL Syntax
Not applicable
XDC Syntax
set_property MBUFG_GROUP <name> [get_nets <clk_nets>]
set_property MBUFG_GROUP <name> [get_nets -of_objects [get_pins <clock_buffer>/O]
Where
• <name> is the unique name to associate with the specified clock nets.
• <clk_nets> is a list of clock nets directly connected to the output of global clock
buffers, that are driven by a common cell, such as an MMCM for example.
XDC Syntax Example
# Define a MBUFG group to convert parallel clock buffers to MBUFG.
set_property MBUFG_GROUP grp12 [get_nets {clk1_net clk2_net}]
